Преобразователь кодов

 

Изобретение относится к области вычислительной техники и может быть использовано для преобразования табличных кодов. Целью изобретения является упрощение устройства. Поставленная цель достигается тем, что в преобразователь кодов, содержащий блок памяти 2 и сумматор по модулю 4, введены счетчик 1 и группа элементов И 3, первые входы которых являются информационными входами преобразователя , вторые входы соединены с выходами блока памяти 2, адресные входы которого соединены с выходами счетчика 1, а выходы элементов И группы соединены с входами сумматора по модулю два 4. 1 ил. С « (Л со оо а to N

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1336247

А3 (50 4 Н 03 M 7 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ (21) 4053426/24-24 (22) 09.04.86 (46) 07,09.87. Бюл. N - 33 (71) Институт технической кибернетики

АН БССР (72) P.Х.Садыхов, С.A.Золотой, А.В.Шаренков и H.Í.Ëåãîíèí (53) 681.325(088.8) (56) Красноголовый Б.Н., Шпилевой Ь.Н. Преобразователи кодов, Минск, изд-во БГУ, 1983, с. 45-64.

Авторское свидетельство СССР

У 1163480, кл, H 03 M 7/00, 1985. (54) ПРЕОБРАЗОВАТЕЛЬ КОДОВ (57) Изобретение относится к области вычислительной техники и может быть использовано для преобразования табличных кодов. Целью изобретения яв ляется упрощение устройства. Постав- ленная цель достигается тем, что в преобразователь кодов, содержащий блок памяти 2 и сумматор по модулю 4, введены счетчик 1 и группа элементов

И 3, первые входы которых являются. информационными входами преобразователя, вторые входы соединены с выходами блока памяти 2, адресные входы которого соединены с выходами счетчика 1, а выходы элементов И группы соединены с входами сумматора по модулю два 4. 1 ил °

1336247

Изобретение относится к вычислительной технике и может быть использовано для преобразования табличных неизбыточных кодов.

Цель изобретения — упрощение устройства.

На чертеже представлена функциональная схема преобразователя кодов.

Преобразователь кодов содержит счетчик 1, блок 2 памяти, группу элементов И 3, сумматор 4 по модулю два.

Причем тактовый вход счетчика 1 является тактовым входом устройства, информационным входом которого являются первые входы элементов И 3 группы, выход сумматора по модулю два является информационным входом устройства.

Счетчик 1 — двоичный счетчик, имеющий коэффициент пересчета п. В ка?() честве блока 2 памяти можно использова rb любое полупроводниковое ОЗУ или

ПЗУ с произвольным доступом. Сумматор

4 по модулю два имеет и входов.

Работа предлагаемого преобразователя основана на следующих математических соотношениях.

Задача упорядочения входных/выходных отсчетов эквивалентна некоторому преобразованию G адресного входа L. Пусть код Ы задан в позиционной системе счисления по основанию 2 и может быть записан в виде (2) 1 0 0

1 1 0

0 1 1 (3) 1 0 0 1

1 1 0 1

0 1 1 0

= ((1x1)®(0х1)(+1(Ох0), (4) С(110) = (1 1 " н 2

= (101)2.

Для перехода от прямого двоичного

40 кода к ОбратнОму двОичнОму коду »IpH

n = 3

С(100) — 001

001

50 (s) 010

100

001

55 (Ox1)В (Ox1) 8(1хо), (6) G(110) =

010

100

Требование мультипликативности преобразуемых кодов 1 накладывает определенные ограничения на выбор преобразования С. Пусть — некоторый код, который необходимо преобразовать в код Х, à G : :Я Б — некоторое взаимно однозначное отображение S на .себя, где S †-,, множество целых чисел от 0 до 2 -1. »

Множество S = 10 1,2, ..., 2 с операцией поразрядного сложения по модулю два является векторным пространством над полем P = (0,1) с опе.рациями: в качестве сложения ИСКЛЮЧАКЩЕЕ ИЛИ и в качестве умножения конъюнкция.

Базис векторного пространства S образуют числа вида 2 (R = О,п-1) и, следовательно, действие G íà S a также действие G íà S полностью определяется действием G (или С на элементы вида 2 и в силу соот » ношения мультипликативности преобразуемых кодов, определяемое как

С (l

Так, например, для перехода от прямого двоичного кода к коду Грея при

n = 3

G(001) †(001), G(010) -011

G (100) = 110 соответствующая матрица будет иметь вид

R-я строка которой есть двоичное представление G(2 )> записанное в

R обратном двоичном порядке. Т.е. для

Ы = 110 будет иметь

) (1x1)Q(1x1++(Ox0), (Ох1®(1х1)®(1х0Я=

С(001) 100, С(010) 010 матрица преобразования С будет иметь вид

1336247

Можно построить аналогичным образом матрицы G размерности и х и для различных преобразований кодов, являющихся мультипликативными (2).

Преобразователь кодов работает следующим образом.

Формула изобретения

Составитель М.Аршавский

Редактор С. Патрушева Техред И.Попович Корректор С. Шекмар

Заказ 4055/56 Тираж 901 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 («1)9(1x1)D(0x0), .(1х1)9(Ох1)9(ОхО)3= (011)2

В исходном состоянии счетчик 1 обнулен. В блоке 2 памяти записана матрица преобразования С (например, 15 (3) или (5). На информационный вход устройства поступают разряды кода которые перемножаются с первой строкой матрицы G которая поступает на вторые входы элементов И 3, и 20 суммируются по модулю два сумматором

4, на выходе которого .будет сформирован первый разряд кода Х .. Далее

1 по следующему тактовому импульсу счетчик 1 увеличит свое состояние на 25

"1", на выход блока 2 памяти поступит следующая строка матрицы преобразования С и на выходе устройства будет сформирован следующий разряд кода Х;,„ и т.д. По и-му такту на З0 выходе сумматора 4 по модулю два будет сформирован последний разряд кода Х „. По следующему такту счетчик 1 обнуляется и на вход устройства можно подавать следующий код d; и т.д.

Для формирования всех и-разрядов кода Х необходимо присутствие на информационных входах устройства кода Ы в течение и тактов.

Таким образом, предлагаемое устройство позволяет осуществлять преобразование мультипликативных кодов, требуя для этого в и раз меньшего объема памяти по сравнению с известным.

Преобразователь кодов, содержащий блок памяти и сумматор по модулю два, отличающийся тем, что, с целью упрощения устройства, он содержит группу элементов И и счетчик, тактовый вход которого является тактовым входом преобразователя, информационные входы которого соединены с первыми входами соответствующих элементов И группы, вторые входы которых соединены с соответствующими выходами блока памяти, адресные входы которого соединены с соответствующими выходами счетчика, а выходы элементов

И группы соединены с соответствующими входами сумматора по модулю два, выход которого является выходом преобразователя.