Операционное устройство с самоконтролем

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при создании устройств для обработки цифровых данных. Цель изобретения - повышение достоверности контроля устройства Устройство содержит шину 2 контрольной ин33 п (Л СлЭ 00 СО ел 35

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСН ИХ

РЕСПУБЛИН (19) (111

54 А1 (51) 4 G Об F 7/00, G 05 В 23/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н Д ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

23

26 фиг.1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4026471/24-24 (22) 24,02,86 (46) 23.09.87. Бюп, Р 35 (72) В,А.Смирнов (53) 621 . 39 6 (088. 8) (56) Авторское свидетельство СССР

У 528564, кл. G 06 F 7/00, 1976.

Авторское свидетельство СССР

9 1203506, кл. G 06 F 7/00,1984, (54) ОПЕРАЦИОННОЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при создании устройств для обработки цифровых данных, Цель изобретения — повышение достоверности контроля устройства, Устройство содержит шину 2 контрольной инI 1 11< . <б

10

15 е20

?5. формации, элемен и< If 3, — 3 т<ервой группы, элементы И 4< -4э второй группы, настроечный вход 5, управлякэщий вход б, элементы ИЛИ 7, -7, первой группы, арифметические блоки 8,-8 э второй информационный вход 9, второй информационный выход 10, адресный вход 11, шину 12 ввода тестовой информации, элементы И 13< †, третьей группы, элементы И 14„ — 14„ четвертой группы, элементы НЕ 15, — 15 первой группы, элементы И 16< †, пятой группы, элементы И 17, — 17э шестой

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении устройств для обработки цифровых данных.

Цель изобретения — повышение достоверности контроля устройства.

На фиг„1 представлена блок-схема предлагаемого устройства; на фиг,2 блок †схе арифметического блока; на фиг,3 — формат команды; на фиг,4 и 5 — временные диаграммы работы узлов синхронизации арифметического блока; на фиг„б — зависимость достоверности косвенного контроля от степ ни коррелированности отказов и числа контрольных элементов, Устройство состоит из модуля,1 выполненнЬго в виде кристалла интегральной схемы, который содержит шину 2 контрольной информации, элементы И 3, -3 первой группы и 4< второй группы, настроечный 5 и управляющий б входы, элементы ИЛИ

7, — 7э первой группы, арифметические блоки 8,-8 э, второй информационный вход 9 и второй информационный выход 10, адресный вход 11, шину 12 ввода тестовой информации, элементы

И 13, — 13э третьей группы и 14, 14 четвертой группы,„ элементы НЕ

15, — 15> первой группы, элементы

И 16, — 1бэ пятой группы и 17< — 17э шестой группы, элементы НЕ 18, — 18 второй группы, а также элементы И

19, †!9, седьмой труппы, группа элементов 20„-20 g сравнения, элемент! руины, <лемепты НЕ 18< — 18э второй т рупшы, элементы И 19, — 19 седьмой грут пы, группу элементов ?0„-20 сравнения, элемент И 21, второй элемент

ИЛИ ? 2, первый управляющий вход 23, четвертый элемент ИЛИ 24, третий элемент ИЛИ 25, второй управляющий выход 26, элементы НЕ 27,-27, третьей группы, элементы И 28,-28э восьмой группы, элементы И 29, -29э третьей группы, элемент сравнения 30, элементы ИЛИ 31,-31, второй группы, мажоритарный элемент 32. б ил.

И 21, второй элемент ИЛИ 22, первый управляющий выход 23, четвертый 24 и третий 25 элементы ИЛИ, второй управляющий вход 26, элементы НЕ 27.<

27 третьей группы, элементы И

28, -28э восьмой группы и 29, -29 девя той группы, элементы 30 сравнения, элементы ИЛИ 31, -31» второй группы, мажоритарный элемент 32, первый элемент ИЛИ 33, настроечные входы 34,35, -35; 36 < -36; 37,—

37э, 38, -38>, Арифметический блок содержит (фиг,2) первый предварительный регистр 39,цанных, первый регистр 40 данных, первый элемент И 41, регистр

42 адреса, второй элемент И 43, первый регистр 44 результата, первый 45 и второй 46 узлы синхронизации, третий элемент И 47, универ сальный комбинационный сумматор 48, четвертый элемент И 49, второй регистр 50 результата, второй предварительный регистр 51 данных, второй регистр 52 данных, пятый элемент И 53, запоминающее устройство (ЗУ) 54 тестовых программ, закольцованные сдвигающие регистры 55„-55» с последовательной выдачей, шестой элемент И 56, одноразрядный регистр 57 признака, регистр 58 кода операции, первый элемент ИЛИ 59, седьмой элемент И 60, трехразрядный регистр 61 признака, элемент НЕ 62, регистр 63 команды, элемент 64 сравнения, регистр 65 номера арифметического блока, Нри этом

9546

НЕ 62, выход которого подключен к первому входу элемента И 56, второй вход которого подключен к выходам

133 входы арифметического блока 8 подключены к информационным входам регистра 39, управляющий вход которого подключен к управляющему входу реб гистра 51 и выходу узла 45 синхронизации, информационные выходы регистров 39 и 51 подключены к информационным входам регистров 40 и 52 соответственно, а управляющие выходы регистров 39 и 51 — соответственно к первому и второму входам узла 46 синхронизации, выход которого подключен к управляющим входам регистров

40 и 52, к тактирующим входам регистров 55,-554 ЗУ 54 и первому входу элемента И 47, второй вход ко" торого подключен к выходу одноразрядного регистра 57, а выход — к управ-ляющему входу регистра 58, выходы которого подключены к управляющим входам комбинационного сумматора 48, первые и вторые входы операндов которого подключены к выходам элементов И 41 и 53 соответственно, причем 25 первые входы элементов И 41 и 53 подключены соответственно к выходам регистров 40 и 52, а их вторые входык первым и вторым выходам регистра

61, при этом первый выход последнего подключен к первому входу элемента И 43, первому входу узла 45 синхронизации и третьему входу узла 46 синхронизации, второй выход этого регистра - к первому входу элемента

И 49, к второму входу узла 45 синхронизации и к четвертому входу узла

46 синхронизации, вторые входы элементов И 43 и 49 подключены к информационному выходу комбинационного сум- 4р матора 48, который также подключен к регистру 42 адреса, соединенному с выходом 10 арифметического блока, а их выходы — к входам регистров 44 и 50 соответственно, управляющие вы- 45 ходы которых подключены к третьему и соответственно четвертому входам узла 45 синхронизации, а информационные — к соответствующим информационным выходам арифметического блока

8, при этом управляющий вход регистра

42 подключен к первому выходу регистра 63, второй выход которого подключен к входу регистра 61, третий выход которого подключен к первому вхо- 55 ду элемента И 60 и входу элемента сдвигающих закольцованных регистров

55, -55 4 и ЗУ 54, а выход — к первому входу элемента ИЛИ 59, выход которого подключен к входу регистра 58, а второй вход — к выходу элемента И

60, второй вход которого подключен к третьему выходу регистра 63, четвертый выход которого подключен к входу одноразрядного регистра 57, причем информационный вход регистра

63 подключен к входу 34 и первому входу элемента 64, второй вход которого подключен к выходу регистра 65, а выход — к управляющему входу регистра 63, информационные входы регистров

55<-55+ блока 54 подключены к входу 12.

Формат команды (фиг,3) предусматривает пять полей: НЭ - поле номера арифметического блока 8, КОП вЂ” код операции, ПС вЂ” поле запрета (разрешения) сигналов начала операции, на выполнение которой настроен данный арифметический блок, П — поле выбора, А — адресное поле, ПК вЂ” поле коммутации.

Поле НЭ служит для указания номера арифметического блока, для, которого предназначается данная команда. Поле КОП используется для задания кода операции, на выполнение которой настраивается данный арифме. тический блок, Список возможных операций, на выполнение которых может быть настроен арифметический блок, включает операции пересылок, арифметические, логические и разовые операции операции условных переходов. Поле ПС используется для управления подачей сигналов начала выполнения операций. При ненулевом значении ПС выполнение операций начинается после окончания записи операндов на выходные регистры 40 и 52 при наличии сигнала разрешения, который является для комбинационного сумматора 48 синхронизирующим.

При ненулевом значении ПС синхронизирующий сигнал игнорируется, Поле

ПВ используется для задания характера обмена следующим образом:

ПВ=

1339 546

011, операция выполняется с использованием адресного поля;

101, операция выполняется с использованием коммутационного поля;

111, операция выполняется с использованием адресного и коммутационного полей;

100, разовые операции (тестовые команды).

Адресное поле используется для задания адреса при выполнении адрес- 15 ных команд.

Поле коммутации ПК используется для коммутации арифметического блока в модуле 1 операционного устройства, В этом поле задаются сигналы, кото†2p рые при расшифровке команды поступают на входы 35,-38<, 35 -38

35 -38з.

Устроиство работает следующим образом. 25

Перед началом работы на вход 5 операционного устройства подаются управляющие сигналы и команды,, соответствующие программе выполнения функции f, . В случае использования 30 косвенного контроля модуля операционного устройства на вход 6 устройства подается сигнал "0". С помощью управляющих сигналов, поступающих на входы 34,-37,; 34 -37 ; 34 - 37 в 35 операционном устройстве происходит выделение контрольных и рабочих арифметических блоков. Коммутации рабочих арифметических блоков 8 операционного устройства также определя- 40 ются. управляющими сигналами, поступающими на входы 35,-38,; 35 — 38

35,-38> . В таблице даны значения управляющих сигналов, подаваемых на эти входы для выделения конт- 45 рольных и рабочих арифметических блоков модуля 1 и задания рею ма работы рабочих арифметических блоков (параллельный или последовательный) .

Контрольные арифметические блоки ис- 50 пользуются для косвенного контроля модуля, так как наличие корреляционных связей между отказами различных долей кристалла модуля делает возможным применение косвенного контроля„55

При контроле модуля соответствующие контрольные арифметические блоки

8 используются для выполнения тесто1 вой программы. Иа вход 2 подается контрольная информация, которая череЗ соответствующие элементы И 3 и ИЛИ 7 поступает на вход арифметического блока 8, являющегося контрольным для модуля данного операционного устройства. С выхода контропьного арифметического блока 8 информация через соответствующие элементы И 13 и

ИЛИ 17 попадает на вход элемента 20 сравнения, на другой вход которого с входа 2 через элемент И 19 также поступает контрольная информация. В случае совпадения информации данный модуль расценивается как исправный, и с прямого выхода элемента 20 сравнения выдается "1", а с инверсного

"011. В состоянии исправности на входы элемента И 21 поступает "1", которая через элемент ИЛИ 22 выдается на выходы 23, при этом на входы элемента

ИЛИ 24 поступает "0", который через элемент ИЛИ 25 проходит на выход

26. В случае несовпадения информации данный модуль расценивается как неисправный, и с прямого выхода элемента 20 сравнения выдается "0", который через элементы И 21 и ИЛИ 22 поступает на выход 23, а с инверсного выхода элемента 20 сравнения выдается "1", которая через элементы

ИЛИ 24 и 25 поступает на выход 26.

Выходы 23 и 26 операционного устройства используются для индикации его состояния исправности.

Тестовая программа, используемая для контроля контрольных арифметических блоков 8 модуля 1, выполняется независимо от штатной работы арифметических блоков 8 данного операционного устройства. Способы постро— ения тестовых программ могут быть различными, В частности, тестовая программа может быть сравнима по своей сложности с контрольной провероч1339546 ной программой ЦВМ (охватывая все узлы контрольных арифметических блоков операционного устройства), Достоверность косвенного контроля моду5 ля 1 пропорционально зависит от числа контрольных арифметических блоков модуля, а именно:чем больше арифметических блоков контролируется, тем вьппе достоверность контроля всего модуля 1.

При организации параллельного функционирования рабочих арифметических блоков 8 входная информация . с первых информационных входов one- 15 рационного устройства через соответствующие элементы И 4,, (где К = 1, 2,3) и ИЛИ 7„ поступает на входы арифметических блоков 8„, с выходов которых информация через элемен-2р ты И 13 и 16 „ поступает на . входы соответствующих элементов И 28„ и 29ц, и, поскольку с управляющего входа 6 подается "0", блокирующий элемент И 29(,, информация с выхода 25 элемента И 16, через элементы И

28 „ и ИЛИ 31„ выдается на первые информационные выходы операционного устройства. В этом случае в операционном устройстве может выполняться 30 параллельная поразрядная обработка входного слова, соответствующая какойлибо элементарной операции при выполнении потоковой функции.

- 35

При организации последовательного функционирования арифметических .блоков 8 операционного блока устройства входная информация через элементы

И 4 и ИЛИ 7„ поступает на вход 40 рабочего арифметического блока 8 „ с выхода которого информация через элементы И 14 „ и ИЛИ 7((поступает на вход следующего рабочего арифметического блока 8„, 45 информация с выхода последнего рабочего арифметического блока 8> через элементы И 13, 16, 28 и ИЛИ

31> выдается на соответствующий первый информационный выход опе- 5р рационного устройства, В этом случае в последнем может быть выполнена более сложная последовательная обработ-. ка входного, слова, соответствующая какой-либо операции при выполнении потоковой функции.

Кроме того, в устройстве предусмотрена возможность контроля операционного устройства, которая является более эффективным, чем косвенный контроль при малой степени коррелированности отказов. При мажоритарном контроле реализуется однопотоковая обработка информации, когда одна и та же информация обрабатывается параллельно и независимо на трех (в данном случае) арифметических блоках

8,-8, выходы которых подключены через соответствующие элементы И 29 к входам мажоритарного элемента 32.

При этом на входы 35,36„, 37„, 38„, подаются соответственно сигналы торых осуществляется параллельная и независимая работа арифметических блоков 8„-8>. На вход 6 подается сигнал "1", с помощью которого осуществляется блокировка выдачи результата вычисления с выхода арифметических блоков 8, -8 в первые информационные выходы операционного устройства через элементы И 28,-28> и производится выдача результатов вычисления через элементы И 29, -29> на соответствующий вход мажоритарного элемента 32, с выхода которого результат вычислений через элементы

ИЛИ 33 и 31,-31 выдается на первые информационные выходы операционного устройства. При этом в случае несовпадения результатов вычислений, выдаваемых с арифметических блоков

8,-8>, операционное устройство расценивается как отказавшее, с прямого и инверсного выходов элемента 30 сравнения выдаются соответственно сигналы "1" и "0", которые через элементы ИЛИ 22 и 25 попадают на выходы

23 и 26 операционного устройства.

При совпадении результатов вычислений арифметических блоков SI -83 операционное устройство расценивается как исправное, с прямого и инверсного выходов элемента 30 сравнения выдаются соответственно сигналы "0" и "1", которые через элементы ИЛИ 22 и 25 попадают на выходы 23 и 26 операционного устройства.

Арифметический блок 8 работает следующим образом.

Перед началом штатной работы в регистр 65 заносится математический номер данного арифметического блока, через вход 12 в блок 54 записывается тестовая программа так, что в первых разрядах регистров 55(— 55y со1339546 держится первое командное слово программы, второе и т.д. В процессе штатной работы через вход 34 íà регистр 63 записывается команда, при этом на первый вход элемента 64 сравнения поступает информация, содержаща- яся в поле НЭ данной команды. При совпадении номера, записанного в регистре 65,и номера, содержащегося в поле Н3, с выхода элемента 64 сравнения на управляющий вход регистра 63 выдается сигнал, который является разрешающим для выдачи команды, записанной в регистре 63 на дальнейшее ис- 16 полнение. В противном случае команда игнорируется.

При наличии только разрешающего сигнала с выходов регистра 63 выдает.ся содержимое полей ПС, КОП, ПВ и А 2р данной команды, В режиме вычислений с третьего выхода регистра 61 выдается единица, которая открывает элемент

И 60, и код операции через элементы

И 60 и ИЛИ 59 проходит на регистр 25

58, при этом с выхода НЕ 62 на первые входы элементов И 56 поступает нулевой сигнал, который блокирует выдачу тестовой информации из ЗУ 54 тестовых программ через элементы ИЛИ 59 30 в регистр 58. Входной операнд, поступающий из соседнего АУ, принимается на регистр 52, а информация, поступающая с входа 9 — на регистр 39, после чего при наличии разрешающего сигнала, вызываемого с выхода узла

45 синхронизации, с выходов регистров

39 и 51 соответственно на первый и второй входы узла 46 синхронизации выдается сигнал окончания приема опе- 40 рандов, а информация, записанная в этих регистрах, переписывается соответственно в регистры 40 и 5?, откуда, при наличии разрешающего сигнала, выдаваемого с выхода узла 46 синхро.— низации, информация через элементы

И 41 и 53 соответственно поступает в универсальный комбинационный сумматор 48. При этом сигнал, выдаваемый узлом 46 синхронизации через элемент

И 47 поступает на управляющий вход регистра 58, с выхода которого код операции поступает на командные входы комбинационного сумматора 48„ после чего производится необходимая операция о

При наличии ПС=О выдача сигнала с выхода элемента И 47 блокируется ..

Подобная возможность расценивается как необходимая при организации операций ожидания по условию. При ПВ=011 с второго выхода регистра 61 выдается нулевой сигнал, который поступает на первый вход элемента И 49 и на второй вход элемента И 53, тем самым блокируются поступление информации на сумматор 48 из соседнего арифметического блока и выдача результата обработки через регистр 50 в следующий за ним арифметический блок. С первого выхода регистра 61 выдается единичный сигнал, который поступает на первый вход элемента И 43 и на второй вход элемента И 41, тем самым разру-шаются поступление информации на сумматор 48 и, выдача результата обработки через регистр 44 на выход 11

АУ. Кроме того, с помощью сигналов, выдаваемых с первого и второго выходов регистра 61, формируется временная диаграмма работы узлов 45 и

46 синхронизации фиг.4 и 5) соответственно.

Аналогично при ПВ=101 происходят разрешение приема обрабатываемой информации на сумматор 48 из соседнего АУ и выдача результата обработки в следующий за ним арифметический блок, при этом блокируются пути приема информации, поступающей с выхода

9 и выдача результата на вход 11.

Прием входных операндов из соседнего арифметического блока, а также на вход 9, и выдача результатов в следующий арифметический блок, а также на выход 11 могут быть реализованы при ПВ=111. Регистр 42 адреса используется при формировании диаграммы в адресных командах, при этом выдача адреса с него осуществляется через выход 10 арифметического блока. По окончании выполнения операции с выхода сумматора. 48 результат через элементы И 49 и 43 и в зависимости от признака ПВ записывается в регистры 44 и 50 соответственно. По завершении записи с управляющих выходов регистров 44 и 50 на входы узлов 45 синхронизации, временная диаграмма работы которого формируется с помощью признака ПВ, поступают единичные сигналы, При этом с выхода узла

45 выдается разрешающий сигнал, который поступает на управляющие входы регистров 39 и 51. В результате этого, из регистров 39 и 51 происходит выдача очередных операндов °

1l 1339

В процессе тестовой проверки арифметического блока с третьего выхода регистра 61 выдается нулевой сигнал, который поступает на первый вход элементов И 60 и блокирует выдачу в

5 регистр 58 кода операции, хранящегося в регистре 63, при этом с выхода элемента НЕ 62 выдается единичный сигнал, который поступает на первый вход элемента И 56, и тем самым разрешает выдачу из ЗУ 54 тестовой программы, которая через элемент ИЛИ 59 записывается на регистр 58.

В режиме проверки на вход 2 опера- 15 ционного устройства подается заранее выбранная тестовая последовательность, элемент которой является для сумматора 48 операндом. Работа ариф- . метического блока в этом случае такая 20 же, как и в режиме вычислений. По завершении выдачи операнда из регистра 51 н регистр 52 с выхода узла 46 синхронизации выдается сигнал, кото-, рый является импульсом сдвига для .закольцованных сдвигаюших регистров

55 -55 . В результате этого с выхода ЗУ 54 через элементы И 56 и ИЛИ

59 в регистр 58 записывается очередное командное слово тестовой програм- 30 мы и затем аналогично выполняется.

Формула изобретения

Операционное устройство с самоконт-З5 ролем, содержащее первые информационные выходы по числу и первых информационных входов, элементы И первой грулпы, подключенные первыми нходами к настроечному входу устройства, 40 вторыми входами — к шине "Контрольная информация" устройства, а выходами — к первым входам соответствующих элементов ИЛИ первой группы, соединенных вторыми входами с выходами 45 соответствующих элементов И второй группы, а выходами — с первыми входами соотнетствующих арифметических блоков, каждый из которых подключен вторым, третьим и четвертым входами соответственно к соответствующему настроечному входу устройства, к шине ввода тестовой информации и к второму информационному входу устройстВа, а первым, вторым и третьим Выходами соответственно — к второму информационному выходу устройства, к адресному выходу устройства и к первым входам соответствующих элементов

546

12

И третьей и четвертой групп, причем вторые входы элементов И третьей груп. пы подключены к настроечному входу устройства и через соответствующий элемент НЕ первой группы к второму входу соответствующего элемента И четвертой группы, а выходы элементов

И третьей группы связаны с первыми входами соответствующих элементов И пятой и шестой групп, причем вторые входы элемента,И пятой группы подключены к настроечному входу устройства и через элементы НЕ второй группы — к вторым входам соответствующих элементов И четвертой группы и к первым входам соответствующих элементов

И седьмой группы, каждый элемент И седьмой группы соединен вторым входом с шиной контрольной информации устройства, а выходом — с первым входом соответствующего элемента сравнения, подключенного вторым входом к выходу соответствующего шестого элемента И шестой группы, а прямым выходом — с входом элемента И, причем третий вход первого элемента

ИЛИ первой группы подключен к выхо.— ду и-го элемента И четвертой группы, третий вход i-го элемента ИЛИ (где

= 2,3...,n) первой группы подключен к выходу (i-1)-ro элемента И четвертой группы, о т л и ч а ю щ ее с я тем, что, с целью повышения

Ф достоверности контроля, в него введены элементы И восьмой и девятой групп, элементы НЕ третьей группы, элементы ИЛИ второй группы, первый, второй, третий и четвертый элементы

ИЛИ, элемент сравнения и мажоритарный элемент, первые входы элементон

И восьмой и девятой групп подключены к выходу соответствующего элемента И пятой группы, причем выход элемента

И девятой группы связан с соответствующими входами элемента сравнения и мажоритарного элемента, а второй вход — с управляющим входом устройства, первым входом первого элемента

ИЛИ и через соответствующий элемент

НЕ третьей группы с вторым входом соответствующего элемента И восьмой группы, подключенного выходом к первому входу соответствующего элемента

ИЛИ второй группы, соединенного нто-. рым входом с выходом первого элемента ИЛИ, подключенного вторым входом к выходу мажоритарного элемента, а прямой и инверсный выходы элемента

13 1339546

14 сравнения связаны с первыми входами го элемента ИЛИ, соединенного входасоответственно второго и третьего ми с инверсными выходами. элементов элементов ИЛИ, выходы которых являют- сравнения группы, выходы элементов ся управляющими выходами устройства, И второй группы являются первыми а вторые входы подключены к выходам информационными выходами устрой5 соответственно элемента И и четверто- ства.

1 33954 6

ПР1 лриЮЮ=011 при 78= Þl

/ ПРУ Ю=У/1

РР1

РР2

1лриЮ=ЮР

8 лфи РР=Ф

t urrs=as

1339546

ПА

Составитель Н. Горбунова

Техред М.Ходанич

Редактор И. Горная

Корректор А.Обручар

Заказ 4222/38

Тираж б72 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 7(-35, Раушская наб,, д„4/5

Производственно-полиграфическое предприятие, г„Ужгород, ул.Проектная,4