Многофункциональный логический модуль

 

Изобретение относится к области автоматики и вычислительной техники и предназначено для использования в качестве базового элемента для построения логических процессоров, а также для создания высоконадежных средств логического управления , реализуемых на уровне технологии БИС. Цель изобретения - повышение достоверности контроля. Модуль дополнительно содержит три формирователя настроечных сигналов, соединенных последовательно . Каждый формирователь содержит два триггера, соединенных так, что прямой и инверсный выходы одного служат для включения другого по входам установки и сброса соответственно. В модуле получаются включенными шесть триггеров. Сигналы с входов и выходов каждого триггера приходят на элемент сравнения, управляемый сигналами режимов контроля прямых и инверсных настроечных сигналов, снимаемых с выходов всех шести триггеров. 1 з.п. ф-лы, 2 ил. i (Л со 00 05

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5D 4 G 06 F 11 00, 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (: Р

CO

СЬ

Ю

CO 3

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1136145 (21) 3994538/24-24 (22) 19.12.85 (46) 07.09.87. Бюл. № 33 (71) Институт проблем управления (автоматики и телемеханики) (72) А. И. Потехин, А. А. Амбарцумян, С. К. Кузнецов, В. В. Белявский и Л. А. Ивченков (53) 681.3 (088.8) (56) Авторское свидетельство СССР № 1136145, кл. G 06 F 11/00, 7/00, 1983. (54) МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИЙ МОДУЛЬ (57) Изобретение относится к области автоматики и вычислительной техники и предназначено для использования в качестве базового элемента для построения логичес1ЗЗ6007 А 2 ких процессоров, а также для создания высоконадежных средств логического управления, реализуемых на уровне технологии

БИС. Цель изобретения — повышение достоверности контроля. Модуль дополнительно содержит три формирователя настроечных сигналов, соединенных последовательно. Каждый формирователь содержит два триггера, соединенных так, что прямой и инверсный выходы одного служат для включения другого по входам установки и сброса соответственно. В модуле получаются включенными шесть триггеров.

Сигналы с входов и выходов каждого триггера приходят на элемент сравнения, управляемый сигналами режимов контроля прямых и инверсных настроечных сигналов, снимаемых с выходов всех шести триггеров.

1 з.п. ф-лы, 2 ил.

1336007

Изобретение относится к вычислительной технике, предназначено для использования в качестве базового элемента для построения логических процессоров, а также для создания высоконадежных средств логического управления, реализуемых на уровне технологии больших интегральных схем, и является усовершенствованием устройства по авт. св. № 1136145.

Цель изобретения — повышение достоверности контроля.

На фиг. 1 показан многофункциональный логический модуль; на фиг. 2 — блок формирования настроечных сигналов.

Модуль содержит информационные входы 1 и 2 для подачи сигналов Х и Х, управляющий вход 3 для подачи сигнала К, информационные входы 4 и 5 для подачи сигналов f и f, настроечные входы 6 — 11 для подачи настроечных сигналов Н,, HN<, Н, HNg, Н» и НМ„информационные выходы 12 и 13 для сигналов 1 и 1, контрольный выход 14 для сигнала К, элементы 15 — 18

И вЂ” НЕ 19 и 20, ИЛИ вЂ” НЕ 21 и 2И вЂ” ЗИЛИ

HE 22 и 23, инверторы 24 и 25, формирователи 26 — 28 настроечных сигналов, седьмой 29 и восьмой 30 настроечные входы, входы задания решения контроля прямых

31 и инверсных 32 настроечных сигналов модуля, четвертый 33 и пятый 34 информационные выходы модуля, выходы признаков сбоя прямых 35 и инверсных 36 настроечных сигналов модуля.

Формирователь настроечных сигналов содержит триггеры 37 и 38, элементы 39 и 40 сравнения, элементы И вЂ” НЕ 41 — 43 элемента 39, элементы И вЂ” НЕ 44 — 46 элемента 40, первый — шестой выходы 47 — 52 формирователя соответственно.

Работа основного устройства заключается в чередовании двух фаз в последовательности: фаза контроля, фаза вычисления и фаза контроля. Переход модуля в определенную фазу определяется значением сигналов f u f и К.

В фазе вычисления на информационных выходах должны присутствовать инверсл ные сигналы f и f, а на контрольном выходе — нулевой сигнал К, т.е. в фазе вычисления при отсутствии существенных неисправностей (неисправность является существенной для определенного входного набора, если она искажает значения выходов устройства при подаче этого входного набора) возможны только два состояния на выходах f, f, К :F00>m 010>

В фазе контроля на информационных выходах модуля должны быть нулевые сигналы Г и Г; а на контрольном выходе— единичный сигнал К, т,е. в фазе контроля разрешено только одно состояние выходов

f, f, К: «001>.

Таким образом, ошибка на выходе модуля может быть только в том случае, если

45 в фазе вычисления вместо одного разрешенного выходного состояния появится другое разрешенное выходное состояние, а затем после перехода в фазу контроля установится выходное состояние «001>.

В основном модуле для заданного класса константных неисправностей выходов логических элементов и эквивалентных им константных неисправностей входов такая ситуация невозможна.

Использование модуля подразумевает наличие промежуточной памяти для запоминания и хранения на время вычисления настроечных сигналов. определяющих вид вычисляемой функции. Использование в качестве промежуточной памяти стандартных элементов памяти не позволяет сохранить высокую достоверность вычисления при появлении неисправностей.

Поэтому известный модуль дополняется формирователями настроечных сигналов для запоминания и хранения настроечной информации таким образом, что свойство отказозащищенности (свойство индикации ошибок, возникающих вследствие внутренних отказов) сохраняется при накоплении неисправностей и, следовательно, высокая достоверность сохраняется не только в процессе вычисления функции, но и в процессе настройки модуля на вычисление требуемой логической функции, что в целом повышает достоверность получаемого результата.

Формирователи реализованы на стандартных RS-триггерах, указанный эффект достигается тем, что триггеры дополнены схемами контроля на элементах И вЂ” НЕ, а элементы памяти таким образом соединены с основным модулем, что настроечные сигналы снимаются с элементов памяти в прямом и инверсном виде и их инверсность проверяется модулем в фазе вычисления.

Схемы контроля в элементах памяти проверяют правильность переключения триггеров.

Формирователи настроечных сигналов соединены последовательно и образуют цепь из шести триггеров. При таком соединении сокращается число внешних выводов модуля, что существенно при ориентации на БИС-технологию, где число внешних выводов является узким местом.

Модуль с памятью сохраняет высокую достоверность на всех этапах работы. Настроечная информация подается на модуль в парафазном виде, чем обеспечивается помехоустойчивость канала «Внешняя среда — модуль». Правильная запись настроечной информации в формирователи модуля контролируется схемами контроля, которые в свою очередь постоянным переключением проверяются на отсутствие неисправностей. После записи настроечной информации в элементы памяти модуля они на1336007

10 ходятся в режиме пассивного хранения информации и не проверяются схемами контроляя.

Благодаря тому, что настроечные сигналы на модуль подаются в парафазном виде, функцию контроля принимает на себя, как и в основном устройстве, модуль, который вычисляет две функции: прямую (на основе прямых настроечных сигналов) и инверсную (на инверсных сигналах). Если в формирователе в режиме пассивного хранения настроечной информации произойдет случайный переброс триггера, только одна функция изменит свое значение, что приведет к появлению на выходе модуля неразрешенного (некодового) слова, т.е. произойдет индикация ошибки.

Следовательно, модуль в целом сохраняет присущую комбинационной части способность выявлять скрытые отказы в процессе нормального функционирования.

На входы 29 — 32 подаются настроечные сигналы Н, HN, Т, и Т, соответственно. Выходы ЗЗ, 34 и 35, 36 служат для вывода настроечных сигналов Н, и HN, и контрольных сигналов Т„и Т„соответственно.

Процесс функционирования модуля разбивается на процессы настройки и вычисления. Процесс настройки представляет собой запись настроечной информации в формирователи настроечных сигналов. Каждый формирователь настроечных сигналов содержит тактируемую схему сравнения, выполненную на трех элементах И вЂ” НЕ.

Пока сигналы на входах 31 и 32 равны нулю, сигналы на выходах 51 и 52 также равны нулю. При единичном сигнале на входе 29 элемент 39 сравнения проверяет соответствие единичных сигналов на входах-выходах триггера 37 и при его правильном срабатывании на выходе элемента 39 устанавливается единица.

Настроечная информация подается в парафазном виде (Н,=HN;; где i — число настроечных входов модуля), на входы 29 и 30. По сигналу Т, =1 на входе 31 (Т,=О) происходит запись информации в первые триггеры формирователей. При Т, =1 информация на входах 29 и 30 должна быть устойчивой. Через время д1», определяемое временем срабатывания триггеров и элементов сравнения, на выходе 35 должен появиться сигнал Т„ = 1, который свидетельствует об окончании записи в первые триггеры.

После этого сигнал Т, снимается, что приводит с задержкой at„определяемой временем гашения элементов сравнения, к обнулению выхода Т„.

После обнуления T„T, =

= 1 на вход 32 (Т, =О), по которому происходит запись информации во вторые триггеры формирователей. Через задержку a, на выходе 36 должен установиться единич15

55 ный сигнал Т . После этого сигнал Т, снимается, что приводит с задержкой д1, к обнулению сигнала T На этом заканчивается такт настройки. При последовательном соединении требуется три настроечных такта.

После окончания процесса настройки сигналы Т, и Т, удерживаются в нуле, а модуль готов к вычислению функций

f=HN, fv(H,vX) (HvX)-К(Нф), f =H;fv(HN,,vÕ) (HN,vX) K(HN,vf), К =Яv((HvX) (HvX) v (HN,Õ) (HN,Х) К, где Н,, HN, (i=1,3) — настроечные сигналы, подаваемые на входы 6 — 11 основного модуля, при этом случайный переброс одного из триггеров приведет к искажению только одного настроечного сигнала, а это не приведет к необнаруживаемой ошибке на выходе модуля.

Сигналы Tii и Т на выходах 35 и 36 определяют не только окончание процесса записи в триггеры, что позволяет осуществлять самосинхронизацию процесса с учетом реальных задержек элементов, но и подтверждают правильность произведенного формирования настройки модуля.

Процесс вычисления осуществляется следующим образом.

Модуль может находиться в двух режимах: режиме контроля и режиме вычисления.

Значение сигналов f, f, К, на входах 4, 5 и 3 определяют, в каком из двух режимов находится модуль. При f=f=0, К=1 модуль находится в режиме контроля, в котором вне зависимости от сигналов на информационных и настроечных входах выходные сигналы f, f обнулены, а К = 1, поэтому в процессе настройки или при изменении входной информации нужно удерживать модуль в режиме контроля.

Для вычисления логической функции нужно привести модуль в режим вычисления, для чего необходимо обнулить сигнал

К на входе 3 и подать инверсные сигналы

f H f.

Окончание вычисления определяется установкой инверсных сигналов f и 1 на выходах 12 и 13 и обнулением сигнала К на выходе 14. В режиме вычисления сигналы на информационных входах 1 и 2 должны быть устойчивыми.

После получения результата модуль переводится в режим контроля подачей сигналов f=f=0, К=1. Переход в режим контроля будет закончен, когда обнулятся сигналы f и f, а К =1.

При переходе из режима контроля в режим вычисления и обратно проверяется обл нуление сигналов f u f на выходах 12 и 13 и переключение выхода 14 (сигнал К ), 133б007 при этом обязательно обнаруживается одна из двух возможных константных неисправностей на выходе каждого элемента в модуле, а именно та, которая могла бы привести к появлению неверного единичного сигнала на одном их выходов. Тем самым возможное накопление неисправностей в модуле ограничивается так, что не может привести к ошибке на его выходах, напримеп не может быть комбинации сигналов

f, f, К, равной 100> вместо -010>.

Формула изобретения

1. Многофункциональный логический модуль по авт. св. № 1136145, отличающийся тем, что, с целью повышения достоверности контроля, модуль содержит три формирователя настроечных сигналов, причем седьмой настроечный вход модуля соединен с входом установки первого формирователя настроечных сигналов, вход сброса которого соединен с восьмым настроечным входом модуля, вход задания режима контроля прямых настроечных сигналов которого соединен с первым синхровходом первого формирователя настроечных сигналов, первый и второй выходы которого подключены к первому и третьему настроечным входам модуля, третий и четвертый выходы первого формирователя настроечных сигналов соединены с входами установки и сброса второго формирователя настроечных сигналов соответственно, пятый и шестой выходы первого формирователя настроечных сигналов соединены с первым и вторым синхровходами второго формирователя настроечных сигналов, первый и второй выходы которого подключены к второму и четвертому настроечным входам модуля, вход задания режима контроля инверсных настроечных сигналов которого соединен с вторым синхровходом первого формирователя настроечных сигналов, третий, четвертый, пятый и шестой выходы второго формирователя настроечных сигналов соединены с

1О

40 входами установки сброса, первым и вторым входами синхронизации третьего формирователя настроечных сигналов соответственно, первый и второй выходы третьего формирователя настроечных сигналов подключены к пятому и шестому настроечным входам модуля, третий и четвертый информационные выходы которого соединены с третьим и четвертым выходами третьего формирователя настроечных сигналов, пятый и шестой выходы которого являются входами признаков сбоя прямых настроечных сигналов и инверсных настроечных сигналов модуля соответственно.

2. Модуль по и. 1, отличающийся тем, что формирователь настроечных сигналов содержит два триггера и два элемента сравнения, причем вход установки первого триггера соединен с входом установки формирователя и с первым входом первого элемента сравнения, вход сброса первого триггера соединен с входом сброса формирователя и с вторым входом первого элемента сравнения, первый и второй синхровходы формирователя соединены с синхровходами первого и второго элементов сравнения соответственно, прямой выход первого триггера соединен с входом установки второго триггера, с третьим входом первого элемента сравнения и с первым входом второго элемента сравнения, инверсный выход первого триггера соединен с входом сброса второго триггера, с четвертым входом первого элемента сравнения и с вторым входом второго элемента сравнения и является первым выходом формирователя, второй выход которого соединен с прямым выходом второго триггера, с третьим входом второго элемент- сравнения и с третьим выходом модуля, четвертый выход которого соединен с инверсным выходом второго триггера и с четвертым входом второго элемента сравнения, выходы первого и второго элементов сравнения соединены с пятым и шестым выходами формирователя.

1336007

Фиг.2

Составитель А. Сиротская

Редактор П. Гереши Техред И. Верес Корректор И. Муска

Заказ 3803 44 Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4