Устройство для коррекции погрешности аналого-цифровых преобразователей

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1

„„SU„„1341717

ОПИСАНИЕ ИЗОБРЕТ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

RO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4021791/24-24 (22) 13.02.86 (46) 30.09.87. Бюл. 11 - 36 (71) Особое конструкторское бюро

Института космических исследований

АН СССР (72) С, В. Чмутенко (53) 681.325(088,8) (56) Патент США 9 3905028, кл. Н 03 К 13/02, опублик. 1975, Авторское свидетельство СССР

У 663102, кл. Н 03 М 1/14, 1979. (54) УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ ПОГРЕШНОСТИ АНАЛОГО-ЦИФРОВЫХ ПРЕОБРАЗОВАТЕЛЕЙ, (57) Изобретение относится к автоматике и информационно-измерительной технике и может быть использовано для коррекции погрешностей аналого-цифровых преобразователей в системах управления, Цель изобретения — уменьшение средней относительной погрешности во всем диапазоне преобразования и расширение области применения. Результат аналого-цифрового преобразования подвергается тактированному сдвигу в регистре сдвига до появления единицы в старшем разряде регистра, после чего осуществляется дополнительный такт сдвига. При этом в счетчике импульсов, в котором записан код числа разрядов выходного результата, осуществляется вычитание числа тактов сдвига, В результате сдвига в младшем разряде мантиссы оказывается один иэ младших разрядов результата. аналого-цифрового преобразования, вес которого в связи с дополнительным тактом сдвига в два раза уменьшен, В случае нулевого результата аналого-цифрового преобразования избыточная информация выходного результата, снимаемого с выходов счетчика, будет отсутствовать, 2 ил, 134171?

Изобретение относится к автоматике и информационно-измерительной технике и может быть использовано для коррекции погрешностей аналого-циф5 ровых преобразователей в системах, Цель изобретения — уменьшение средней относительной погрешности во всем диапазоне преобразования и расширение области применения за счет 10 представления выходного кода в удобной для последующей обработки форме °

На фиг. 1 представлена функциональная схема устройства; на фиг, 2 временные диаграммы работы устройст- 15 ва.

Устройство содержит регистр 1 сдвига, счетчик 2 импульсов, формирователь 3 импульсов, D-триггер 4, элементы И-HE 5 и 6, шину 7 сигнала 20 окончания аналого-цифрового преобразования (КП), шину 8 тактовой частоты, шины 9 кода числа n-m+p выход— ных разрядов, шины 10 входного кода, шину 11 логической единицы, первые и вторые выходные шины 12 и 13, корректируемый аналого †цифров преоб— разователь (АЦП) 14, Устройство работает следующим образом. 30

В исходном состоянии до появления на шине 7 фронта сигнала окончания преобразования.на прямом выходе Dтриггера 4 присутствует уровень логического нуля, а на инверсном выходе — уровень логической единицы (фиг. 2d, е). При этом регистр 1 сдвига находится в режиме "Параллельная запись". С появлением на шине 7 фронта сигнала (фиг. 2а) формирова- 40 тель 3 формирует импульс (фиг, 2Ъ, с), длительность которого выбрана меньше половины периода тактовой частоты f ò1

На инверсном выходе формировате- 45 ля 3 появляется импульс логического нуля, и так как на первом входе элемента И-НЕ 6 присутствует уровень логической единицы, на его выходе появляется импульс (фиг. 2k), по фронту которого в регистр 1 сдвига по информационным входам записывается код результата аналого-цифрового преобразования Х АЦП„ Перепадом сигнала (логический нуль — логичес55 кая единица) на инверсном выходе формирователя 3 (фиг. 2с) D-триггер

4 устанавливается в единичное состояние. При этом нулевой сигнал на инверсном выходе D-триггера 4 переводит регистр 1 сдвига в режим

"Сдвиг" (фиг. 2е), Единичный сигнал на прямом выходе D-триггера 4 разрешает прохождение тактовой частоты

f< через элементы И-HE 5 и 6 на входы синхронизации регистра 1 сдвига и счетчика. 2, в который по фронту импульса с прямого выхода формирователя 3 записывается число n-m+p, представляющее собой двоичный код числа разрядов выходного результата.

По мере поступления тактовых импуль.— сов (фиг. 2k) на входы синхронизации регистра 1 сдвига и счетчика 2 происходят тактированный сдвиг кода в регистре 1 в сторону старших разрядов и вычитание из кода счетчика

2 числа тактовых импульсов.

Процесс сдвига в регистре 1 и вычитания в счетчике 2 прекращается с приходом на вход синхронизации регистра 1 фронта n+1-го импульса тактовой частоты (фиг. 2), так как на выходе дополнительного разряда

Q+1 регистра сдвига появляется сигнал, который устанавливает на прямом выходе D-триггера 4 уровень логического нуля, запрещающий поступление тактовых импульсов на входы синхронизации регистра 1 и счетчика

2. При этом на выходах n-m старших разрядов регистра 1 сдвига присутствует код, являющийся приближенным значением мантиссы, а на выходах

Q <... Я, вычитающего счетчика 2код характеристики двоичного лога- рифма результата аналого-цифрового преобразования для,заданного числа разрядов выходного результата.

Таким образом, после тактированного сдвига в младшем разряде мантиссы оказывается один из младших разрядов результата аналого-цифрового преобразования, вес которого в связи с дополнительным тактом сдвига

ia два раза меньше веса младшего раз| ряда ненормализованной мантиссы известного устройства, Это эквивалентно уменьшению вдвое абсолютной погрешности выходного результата, а значит уменьшению колебаний относительной погрешности по всему диапазону преобразования. В случае нулевого результата аналого-цифрового преобразования избыточная информация в Р разрядах выходного результата отсутствует, так как разность между!

341717

nm заданным числом разрядов выходного результата и полным числом тактов сдвига равна нулю.

Формула изобретения

Устройство для коррекции погрешности аналого-цифровых преобразователей, содержащее регистр сдвига, выходы разряцов которого являются соответствующими первыми выходными шинами, счетчик импульсов, выходы которого являются соответствующими вторыми выходными шинамиg о т л и ч а ю g е )5 е с я тем, что, с целью уменьшения средней относительной погрешности во всем диапазоне преобразования и расширения области применения за счет представления выходного кода в удоб— ной для последующей обработки форме, в него введены первый и второй элементы И-НЕ, D-триггер и формирователь импульсов, вход которого является шиной сигнала окончания преобразова- 25 ния, а прямой выход подключен к входу записи счетчика импульсов, информационные входы которого являются соответствующими шинами кода числа выходных разрядов, а вычитающий вход объединен с входом синхронизации регистра сдвига и подключен к выходу второго элемента И-НЕ, первый вход которого соединен с выходом первого элемента И-НЕ, первый вход которого является шиной тактовой частоты, а второй вход соединен с прямым выходом D-триггера, инверсный выход которого подключен к входу управления регистра сдвига, информационные входы которого являются соответствующими шинами входного кода, а выход дополнительного разряда соединен с

P-входом D-триггера, D-вход которого является шиной логической единицы, а С-вход объединен с вторым входом второго элемента И-НЕ и подключен к инверсному выходу формирователя импульсов, 1341717

Составитель В. Войтов

Редактор И, Касарда Техред M.Ходанич, Корректор С. Шекмар

Заказ 4444/56 Тираж 901

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

Подпи си о е

1.13035, Москва, Ж 35, Раушская наб °, д. 4/5

Производственно-полиграфическое предприятие„ г. Ужгород, ул . Проектная, 4