Устройство для преобразования телевизионного стандарта

 

Изобретение относится к ТВ и обеспечивает расширение функциональных возможностей путем обеспечения отображения движущихся изображений в режиме панорамирования с регулируемыми скоростью и направлением сдвига. Устр-во содержит АЦП 1.,блоки 2 и 4 буферной памяти, блок 3 оперативной памяти, ЦАП 5, видеокрнтрольный блок 6, накапливагацие сумматоры 7, 9, 11 и 13, коммутаторы 8,, 12 и 15, счетчик 10 адресов записи, счетчик 14 адресов считывания, блок 16 постоянной памяти, блок 17 управления режимом записи, блок 18 управления режимом считьшания, блок 19 синхронизации, блок 20 коррекции. 14 ил. с ел

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) А1 (S1) 4 Н 04 N 7/01

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ. ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4051308/24-09 (22) 07.04.86 (46) 07.10.87. Бюл. ¹ 37 (72) E.Ã.Êîíñòàíòèíîâ (53) 621.397 ° 3(088.8) (56) Патент США № 4125862, кл. Н 04 N 5/02, 1978.

Авторское свидетельство СССР № 813813, кл. Н 04 N 7/01, 1981. (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ

ТЕЛЕВИЗИОННОГО СТАНДАРТА (57) Изобретение относится к ТВ и обеспечивает расширение функциональных возможностей путем обеспечения отображения движущихся изображений в режиме панорамирования с регулируемыми скоростью и направлением сдвига. Устр-во содержит АЦП 1.,блоки

2 и 4 буферной памяти, блок 3 оперативной памяти, ЦАП 5, видеоконтрольный блок 6, накапливающие сумматоры 7, 9, !1 и 13, коммутаторы 8,, 12 и 15, счетчик 10 адресов записи, счетчик 14 адресов считывания, блок

16 постоянной памяти, блок 17 управления режимом записи, блок 18 управления режимом считывания, блок 19 синхронизации, блок 20 коррекции.

14 ил.

134356

Изобретение относится к технике р телевидения и может быть использова- л но при построении устройств преобразования и отображения многофрагмент- с

5 ных движущихся изображений в мало- з кадровых телевизионных системах.

Цель изобретения — расширение фун- у кциональных возможностей путем обе- н спечения отображения многофрагментных движущихся изображений в режиме с панорамирования с регулируемыми ско- 2 ростью и направлением сдвига.

На фиг.1 представлена структурная 1 электрическая схема устройства для 15 п преобразования телевизионного стандарта; на фиг.2 — схема первого бло- ( ка буферной памяти; на фиг.3 — схе- P ма блока оперативной памяти; на фиг,4 — схема блока оперативных за- 20 с поминающих устройств; на фиг.5

3 схема первого и второго накапливаю- в щих сумматоров; на фиг.б — схема чет- щ вертого накапливающего сумматора; на фиг.7 — схема третьего накапливающе- 25 с

ro сумматора; на фиг,8 — схема бпока р постоянной памяти; на фиг.9 — схема к блока управления режимом записи; на в фиг. 10 — схема блока коррекции; на И фиг. 11 — схема блока управления ре- 3п э жимом считывания; на фиг.12 — времен- м ные диаграммы работы блока управления режимом записи; на фиг.13 — временные жи диаграммы работы блока управления ре- му жимом считывания на фиг.14 — струк- г

35 тура участка многофрагментного изо бражения. н р

Устройство для преобразования телевизионног0 стандарта (фиг.1) содер-. п

40 жит аналого-цифровой преобразователь (АЦП) 1, первый блок 2 буферной памя— и ти, блок 3 оперативной памяти, второй

Н блок 4 буферной памяти, цифро-аналоговый преобразователь (ЦАП) 5, видеоИЛИ контрольный блок б, первый накапливающий сумматор 7, первый коммутатор 8, второй накапливающий сумматор 9, счетчик 10 адресов записи, третий накапливающий сумматор 11, второй коммута-тор 12, четвертый накапливающий сумматор 13, счетчик 14 адресов считывания, третий коммутатор 15, блок 16 н постоянной памяти, блок 17 управления режимом записи, блок 18 управления режимом считывания блок 19 синхрониэа- 55

9

А ции, блок 20 коррекции, Первый блок 2 буферной памяти (фиг.2) содержит последовательно-паг 2 аллельные регистры 21 — 1-21-п, паралельные регистры 22-1-22-п.

Блок 3 оперативной памяти (фиг.3) одержит блоки 23-1-23-п оперативных апоминающих устройств.

Блок 23- оперативных запоминающих стройств (фиг.4) содержит оперативые запоминающие устройства 24-1-24-k.

Первый 7 и второй 9 накапливающие умматоры (фиг.5) содержат сумматор

5 и параллельный регистр 26.

Четвертый накапливающий сумматор

3 (фиг.б) содержит сумматор 27 и араллельный регистр 28.

Третий накапливающий сумматор 11 фиг.7) содержит сумматор 29 и пааллельный регистр 30.

Блок 16 постоянной памяти (фиг.S) одержит первый блок 31 постоянных апоминающих устройств, счетчик 32, торой блок 33 постоянных запоминаю.— их устройств.

Блок 17 управления режимом запии (фиг.9) содержит первый мультивибатор 34, первый элемент 35 задержи, второй элемент 36 задержки, перый элемент И 37, второй элемент

38, элемент HE 39, элемент ИЛИ 40, лемент ИЛИ-HE 4 1,счетчик 42, второй ультивибратор 43.

Блок 20 коррекции (фиг.10) содерт первый мультивибратор 44,второй льтивибратор 45, дешифратор 46,тригер 47.

Блок 18 управления режимом считываия (фиг.11) содержит первый 48, втоой 49 и третий 50 мультивибраторы, ервый 51 и второй 52 элемент задержи, первый 53 и в"..орой 54 триггеры, ервый счетчик 559 блок 56 элементов

Е, первый 57, второй 58, третий 59 четвертый 60 элементы И, элемент . — НЕ 61, элемент ИЛИ 62, первый 63, торой 64 и третий 65 элементы НЕ, торой счетчик 66, программируемую огическую матрицу 67.

Устройство для преобразования те— евизионного стандарта работает слеующим образом.

Аналоговый видеосигнал в соответтвии со стандартом разложения входого изображения поступает на вход

1, в котором видеосигнал преобазуется в цифровую форму. С. выхода

ЦП 1 цифровой видеосигнал поступает на вход первого блока 2 буферной па— мяти, где производится его временное разуплотнение с целью обеспече1343562

2fcu

kоБР ния Согласования сравнительно низких частот обращения к блоку 3 оперативной памяти с высокой частотой дискретизации входного видеосигнала. Разуплотненный видеосигнал с выхода первого блока 2 буферной памяти поступает на вход блока .3 оперативной памяти, где осуществляются его запись и одновременное считывание. Считываемый видеосигнал с выхода блока 3 .оперативной памяти поступает на вход второго блока 4 буферной памяти, где осуществляется его временное уплотнение с целью формирования видеосигнала в соответствии с вещательным или близким к нему стандартом. С выхода второго блока 4 буферной памяти цифровой видеосигнал поступает на вход ЦАП 5, где преобразуется в аналоговую форму и поступает далее на видеовход видеоконтрольного блока

6 для визуализации изображения. Наличие в устройстве первого 2 и второго 4 блоков буферной памяти (на входе и выходе блока 3 оперативной памяти) позволяет осуществлять одновременно запись и считывание видеосигналов с различными стандартами разложения изображений, а также согласовать сравнительно низкие частоты обращения к блоку 3 оперативной памяти с высокими частотами дискретизации входного и выходного видеосигналов.

Запись видеосигнала входного стандарта разложения осуществляется следующим образом.

Отсчеты входного видеосигнала в виде и-разрядных слов (обычно и "- 8} поступают с выхода АЦП 1 на инфор— мационные входы последовательно-параллельных регистров 21-1-21-и. Разрядность последних и параллельных регистров 22-1-22-и выбирается равной разрядности параллельно-последовательных регистров второго блока

4 буферной памяти и выбирается из соотношения где f — частота обращения к оперативным запоминающим устройствам блока 3 оперативной памяти;

f,ц — частота дискретизации считываемого видеосигнала.

Выполнение этого условия обеспечивает возможность одновременной записи и считывания видеосигнала. Запись входных отсчетов видеосигнала в последовательно-параллельные регистры

21-1-21-п осуществляется по поступающим на их тактовые входы импульсам, частота которых соответствует частоте дискретизации входного видеосигнала. Совокупность тактовых импульсов, определяющих структуру отсчетов в пределах прямых ходов строк фрагмента записываемого изображения,формируется с помощью первого элемента

И 37, на первый вход которого подается смесь гасящих импульсов строк и фрагментов записываемого изображе— ния отрицательной полярности, а на второй вход первого элемента И 37 по— ступает с входа блока 17 управления режимом записи непрерывная последовательность импульсов с частотой дискретизации входного видеосигнала,привязанных по фазе к строчным гасящим импульсам. Смесь гасящих импульсов строк и фрагментов формируется с помощью элемента ИЛИ-НЕ 41, на первый и второй входы которого подаются соответственно гасящие импульсы фрагментов и строк положительной полярности.

В момент полного заполнения последовательно-параллельных регистров

21-1-21 †их содержимое переписывается в параллельные регистры 22-1-22-п,на тактовые входы которых подается сигнал перезаписи. Сигнал перезаписи поступает со старшего разряда счетчика 42 коэффициент счета которого соответствует разрядности регистров первого блока 2 буферной памяти. Во время обратного хода строк записи счетчик 42 устанавливается в нулевое состояние подачей на его управляющий вход установки начального кода строчного гасящего импульса записи с входа блока 17 управления режимом записи. Во время прямого хода строк записи счетчик 42 изменяет. свое состояние синхронно с заполнением последовательно-параллельных регистров

21-1-21-п. Зафиксированные сигналом перезаписи в параллельных регистрах

22-1-22-п отсчеты .входного видеосигнала с информационных выходов параллельных регистров 22-1-22-и поступают на первые входы блоков 23-1-23-и

Формирование адресных кодов записи, по которым пройзводится запись отсчетов входного видеосигнала, осуществляется следующим образом.

Запись многофрагментного изображенил начинается с момента поступления на вход блока 17 сигнала начала записи панорамы, который может поступать как с пульта оператора, так и из внешнего блока синхронизации датчика, формирующего многофрагментное изображение. Сигнал начала записи панорамы может быть как однократным, если в процессе записи фрагментов после записи очередного фрагмента панорамы адрес в первом накапливающем сумматоре 7 оказывается в исходном состоянии, так и периодическим, поступающим в начале записи каждого многофрагментного изображения. Сигнал начала записи панорамы (фиг,12 а), совпадающий по времени с гасящим им50

5 134" 5 оперативных запоминающих устройств таким образом, что каждый из и разрядов входных отсчетов поступает в один из п блоков 23-1-23 — и. Таким образом, каждый из бит, поступивших на вход

5 блоков 23-1-23-п оперативных запоминающих устройств, оказывается на входе одного из оперативных запоминающих устройств 24-1-24-k и удержива- 10 ется там до окончания цикла записи по адресу записи, поступившему на их адресные входы через третий коммутатор 15 с информационных выходов разрядов счетчика 10 адресов записи.

Сигналом начала цикла записи служит rèãíàë перезаписи, поступивший со старшего разряда счетчика 42 на счетный вход триггера 53, что приводит к формированию в соответствующем временном интервале сигналов выборки строк, столбцов и сигнала записи, :поступающих с выходов программируемой логической матрицы 67 на управляю— щие входы оперативных запоминающих устройств 24-1-24-k. По этим сигналам все слова данных записываются в .оперативные запоминающие устройства

24-1-24- блоков 23-1-23-и оперативных запоминающих устройств. Аналогичные циклы записи осуществляются всякий раз по заполнении последовательно-параллельных регистров

21-1-21-и и перезаписи их содержимого в параллельные регистры 22-1—

-22-и по сигналу со старшего разря35 да счетчика 42. пульсом фрагмента записываемого изображения (фиг.12 б), поступает на вход первого мультивибратора 34 и на шесгой выход блока 17 управления режимом записи, откуда он проходит на вход сигнала сброса параллельного регистра 26 первого накапливающего сумматора 7, обнуляя его содержимое.

Сигналом начала записи панорамы параллельный регистр 26 удерживается в нулевом состоянии до его окончания. С помощью первогс мультивибратора 34 по переднему фрснту сигнала начала записи панорамы формируется укороченный импульс (фиг.12 в), который поступает на вхсд сигнала сбросаа счетчика 32, устанавливая его в нулевое состояние. Тем самым на адресных входах блока 31 постоянных запоминающих устройств устанавливается начальный адрес. Старшим разрядом адреса при этом служит гасящий импульс фрагмента, поступающий на тактовый вход счетчика 32 и адресный вход старшего разряда блока 31 постоянных запоминающих устройств. Гася— щий импульс фрагмента, поступающий на управляющий вход первого коммутатора 8, переключает его таким образом, что в течение всего гасящего импульса фрагмента (фиг.12 б) на вы— ход первого коммутатора 8 проходит начальный. адрес с выхоца первого накапливающего сумматора 7. Далее начальный адрес прохоцит на первый вход второго накапливающего сумматора 9, параллельный регистр 26 которого сброшен в нулевое состояние импульсом, поступающим на вход сигнала сброса параллельного регистра 26 с выхода второго мультивибратора 43 блока 17 управления режимом записи, Импульс сброса (фиг.12 г) формируется по переднему фронту гасящего импульса фрагмента с помощью второго мультивибратора 43. Этот же импульс, задержанный в первом элементе 35 задержки, на время,, через элемент

ИЛИ 40 поступает на тактовый вход параллельного регистра 26 второго накапливающего сумматора 9, По заднему фронту этого импульса в параллельном регистре 26 устанавливается начальный адрес, которнй проходит на информационные входы разрядов парал— лельной установки счетчика 10 адресов записи. Задержка, необходима для того, чтобы сигнал сброса парал7

13 лельного регистра 26 снять раньше, чем поступит задний фронт импульса установки в параллельный регистр 26 нйчального адреса. Задержанный далее во втором элементе 36 задержки на

7 этот же сигнал устанавливает начальный адрес в счетчик 10 адресов записи. Задержка необходима для компенсации задержки начального адреса кода .во втором накапливающем сумматоре 9. Таким образом, начальный адресный код первого фрагмента панорамы (фиг.14) устанавливается в счет чике 10 адресов записи. Далее на пря- . мом ходу строки сигналом, поступающим на тактовый вход счетчика 10 адресов записи.,его содержимое увеличивается каждый раз на единицу, формируя тем самым адреса элементов записыва— емого изображения вдоль строки.

По окончании гасящего импульса фрагмента по его заднему фронту увеличивается на единицу состояние счетчика 32, формируя новый адрес для блока 31 постоянных запоминающих устройств, На старшем адресном разряде последнего по окончании гасящего импульса фрагмента меняется полярность сигнала и на его выходе формируется код числа, представляющего собой разность между начальными адресами двух сосед них строк фрагмента изображения. Это код через переключившийся по окончанию гасящего импульса фрагмента изображения первый коммутатор 8 поступает на первый вход второго накапливающего сумматора 9 и удерживается там в течение прямого хода фрагмента записываемого изображения по задним фронтам гасящих импульсов строк (фиг.12 д), замеыанных в элементе

ИЛИ 40 с импульсами (фиг.12 е), содержимое второго накапливающего сумматора 9 увеличивается сигналом с выхода элемента ИЛИ 40 (фиг,12 ж) на величину, равную выбранной разности между начальными адресными кодами строк. Таким образом, во втором накапливающем сумматоре 9 на прямом ходу фрагмента формируются начальные адресные коды строк записываемого фрагмента изображения (фиг.14), которые передаются в счетчик 10 адресов записи сигналом с выхода второго элемента 36 задержки (фиг.12 з).

С приходом следующего гасящего импульса фрагмента изображения процесс

43562 передачи начального адресного кода второго фрагмента изображения в счетчик 1О адресов загиси повторяется.

При этом по переднему фронту гасяще5 го импульса второго фрагмента содеризображение, 40 щим образом.

Отсчеты выходного разуплотненного

45,видеосигнала с выхода блока 3 оперативной памяти поступают на вход второго блока 4 буферной памяти. Далее по тактовым импульсам сдвига с частотой дискретизации выходного видеосигнала (для вещательного стандарта равной 13,5 МГц), подаваемым на тактовые входы второго блока 4 буферной

35 жимое первого накапливающего сумматора 7 увеличивается на величину, код которой поступает из блока 31 постоянных запоминающих устройств по новому адресу, сформированному по заднему фронту гасящего импульса предыдущего фрагмента. Таким образом, начальчые адреса фрагментов изображения (фиг.14) формируются в первом накапливающем сумматоре 7 путем сложения его содержимого с кодами чисел, представляющих собой разность между начальными адресами двух последовательно записываемых фрагментов изображения. Эти коды хранятся в блоке 31 постоянных запоминающих устройств, выбираются по адресу, поступающему из счетчика 32, и могут быть как одинаковыми в случае регулярного размещения фрагментов в многофрагментном изображении, так и отличающимися в противном случае. Таким образом, информация, записанная в блоке 31 постоянных запоминающих устроиств, Оп ределяет параметры записываемых фрагментов и их взаимное расположение в многофрагментном изображении.

На фиг.14 приведен пример возможного расположения четырех фрагментов, расположенных в произвольном порядке, однако обычно фрагменты располагаются без зазоров, образуя сплошное

Считывание записанногo B блоке 3 оп раTHBHOH H NHтH IHOI" офрdI IIeHTIIO о изображения осуществляется следуюпамяти, содержимое его регистров последовательно выводится в виде и-разрядных отсчетов и через ЦАП 5 подается на видеовход видеоконтрольного блока 6. При этом перевод второго блока 4 буферной памяти в режим параллельного занесения осуществляется

134 по сигналу, формируемому на выходе программируемой логической матрицы

67, а тактовые импульсы поступают с выхода первого элемента И 57. При этом тактовые импульсы формируются путем стробирования импульсов с частотой дискретизации выходного видеосигнала, поступающих из блока 19 синхронизации на второй вход первого элемента И 57, смесью гасящих импульсов строк и полей отрицательной полярности, поступающей на первый вход первого элемента И 57. Смесь гасящих импульсов формируется с помощью элемента ИЛИ-НЕ 61, на первый и второй входы которого подаются соответственно гасящие импульсы строк и полей.

Формирование управляющих сигналов в режиме считывания осуществляется следующим образом.

По переднему фронту гасящего импульса строк (фиг,13 а) с помощью первого мультивибратора 48 формируется короткий импульс (фиг. l3 б) с длительностью, достаточной для установки счетчика 66 в исходное состояние, По окончании импульса установки счетчик 66 начинает изменять свое состояние под воздействием тактовых импульсов с частотой дискретизации выходного видеосигнала ° Выходы разрядов счетчика 66 являются входными переменными для программируемой логической матрицы 67, При этом выход,ными переменными являются сигналы выборки строк (фиг.13 в), столбцов (фиг. 13 r) сигналы записи (фиг, 13 д), а также указанный импульс (фиг.13 и), переводящий в цикле считывания регистры второго блока 4 буферной памяти из режима последовательного вывода в режим параллельного занесения информации. Коэффициент разуплотнения k выбирается таким образом, чтобы в течение k тактовых импульсов считывания была возможность двукратного обращения к блоку 3 оперативной памяти. Так как коэффициент счета счетчика 66 равен k то полярность сигнала с выхода его старшего разряда (фиг,13 ж) определяет циклы считывания (первый цикл обращения) и записи (второй цикл обращения). Поэтому сигнал старшего разряда счетчика

66 используется для управления третьим коммутатором 15, пропускающим

3562

5

10 т.е. и на строчном гасящем импульсе, что позволяет производить запись входного видеосигнала во время строчного гасящего импульса считывания.

Вывод выходного изображения во время строчного гасящего имг..ульса считывания не производится, так как в это время не тактируются регистры второго блока 4 буферной памяти и не формируются адреса считывания в счет35 чике 14 адресов считыеания.

Формирование сигналов управления в цикле записи произвсдится следующим образом.

55 в соответствующих циклах адреса записи или считывания, Выходной переменной программируемой логической матрицы 67 является также сигнал на ее выходе (фиг.13 з), осуществляющий коммутацию младших и старших разрядов адресов записи и считывания в третьем коммутаторе

15, необходимую для передачи адреса в оперативные запоминающие устройства с мультиплексированием адреса.Таким образом, в каждом втором цикле обращения формируются сигналы управления, в каждом втором цикле обращения формируются сигналы управления, устанавливающие блок 3 оперативной памяти в режим считывания. Это обеспечивает непрерывный без пропусков про цесс визуализации выходного изображения. Вторая половина циклов предназначена для осуществления записи входного видеосигнала, Сигналы управления формируются начиная с окончания импульса установки счетчика 66, По заполнении параллельных регистров 22-1-22-и на счетный вход первого триггера 53 приходит сигнал (фиг.13 е), устанавливая íà его выходе уровень логической единицы. Поскольку в общем случае процессы записи и считывания BcHHYpoHHbl> то Мо мент его установки на выходе первого триггера 53 является произвольным.

С началом ближайшего временного интервала цикла записи (второй цикл обращения) сигналом, поступающим на счетный вход второго триггера 54,этот уровень передается на его выход и является входной переменной программируемой логической матрицы 67, разрешающей формирование сигнала записи (фиг,13 д)„ Уровень логической единицы на выходе второго триггера

54 позволяет также прохождение че11 134 рез второй элемент И 58 импульса, рас положенного в конце каждого цикла обращения (фиг.13 к) и формируемого программируемой логической матрицей

67.. Импульсом с выхода второго элемента И 58 (фиг.13 л) первый 53 и второй 54 триггеры обнуляются и устройство вновь готово к повторению цикла записи.

Формирование адресных кодов считывания осуществялется следующим образом, С приходом начала записи панорамы начальный адрес панорамы с второго выхода первого накапливающего сумматора 7 поступает на информационные входы разрядов дешифратора 46, дешифрирующего этот адрес. В результате на входе триггера 47 появляется уровень логической единицы, который с приходом гасящего импульса полей на счетный вход триггера 47 передает— ся на его выход. По положительному перепаду с помощью первого мультивиб Ь ратора 44 формируется импульс, по заднему фронту которого с помощью второго мультивибратора 45 формируется второй импульс, возвращающий триггер 47 в исходное состояние с уровнем логического нуля на выходе. Им,пульс с выхода первого мультивибратора 44 поступает на вход сброса регистра 30, устанавливая в нем такой код, который обеспечивает запись фрагментов в ту часть адресного пространства блока 3 оперативной памяти, которая в данный момент не отображается на экране видеоконтрольного блока 6, Установка регистра

30 во время гасящего импульса полей исключает возможные помехи, заметные на экране видеоконтрольного блока

6. В дальнейшем установка регистра 30 производится лишь в те моменты, когда на втором выходе первого накапливающего сумматора 7 начальный код записи панорамы. В остальном процесс формирования адресных кодов считывания аналогичен формированию адресов записи.

С приходом гасящего импульса поля (фиг.12 б) на выходе второго блока

33 постоянных запоминающих устройств устанавливается код числа, представляющего собой разность между начальными адресными кодами двух последовательно считываемых полей, Величина этой разности определяет шаг и на3562 12

50 правление сдвига изображения на экране видеоконтрольного блока 6.Прибавление этого кода к содержимому третьего накапливающего сумматора 11 производится по сигналу, формируемому на выходе старшего разряда первого счетчика 55, на вход которого поступают гасящие импульсы полей, В зависимости от установленного коэффициента счета первого счетчика 55 изменение содержимого третьего накапливающего сумматора 11 происходит в каждом поле, через поле или через несколько полей. Тем самым изменяется скорость сдвига изображения, Сформированный в третьем накапливающем сумматоре 11 переменный начальный адрес поля через переключенный гасящим импульсом поля второй коммутатор

12 поступает на первый вход четвертого накапливающего сумматора 13.

В исходное состояние параллельный регистр 28 четвертого накапливающего сумматора 13 приводится двумя сигналами. На вход сброса в нуль поступает короткий импульс (фиг.20 г) с выхода второго мультивибратора 49, сформированный по переднему фронту гасящего импульса полей. На вход ус1 тановки в состояние логической единицы соответствующих разрядов параллельного регистра 28 подается импульс, сформированный с помощью третьего мультивибратора 50 из сигнала опознавания полей, поступающего из блока 19 синхронизации и представляющего собой сигнал скважности равной двум, имеющий отрицательную полярность в первом поле и положительную во втором поле считываемого кадра изображения, причем переключение сигнала опознавания полей осуществляется синфазно с гасящими импульсами полей.

Таким образом, поскольку длительность импульса с выхода третьего мультивибратора 50 несколько превышает длительность импульса с выхода второго мультивибратора 49, параллельный регистр 28 обнуляется в первом поле, а во втором поле в нем устанавливается код числа, представляющего собой разность между начальными адресами двух смежных строк. В результате обеспечивается необходимый сдвиг в адресах на одну строку, требующийся при чересстрочной развертке вещательного стандарта.!

1343562

Сигналом, задержанным в первом элементе 51 задержки .(фиг.12 е), на-i чальный адрес поля записывается в четвертый накапливающий сумматор 13 в первом поле непосредственно, а ва втором — с суммированием с ранее установленным в нем кодом. Далее начальный адрес поля сигналом с выхода второго элемента 52 задержки го (фиг.12 з) заносится в счетчик 1ч адресов считывания, в котором на прямом ходу строк по сигналу с выхода третьего элемента И 59 формируются адреса элементов считываемого изобра- 1б женил. При этом с помощью первого

63 и второго 6ч элементов HF, и третьего элемента И 59 импульсы смены адреса считывания в счетчике 14 формируются только на прямом ходу строк в пределах циклов считывания, С помощью третьего элемента НЕ 65 и чет-вертого элемента И 6О формируется последовательность гасящих импульсов строк на прямом ходу поля (фиг.12 д), 25 а в элементе ИЛИ 62 — смесь (фиг.12 ж)., обеспечивающая формирование в четвер.том накапливающем сумматоре 13 началь-ных адресов строк считываемого изображения. С помощью сигнала с выха- .га да второго элемента 52 задержки (фиг.12 з}, сформированные начальные адресные коды полей и строк заносятся в счетчик 14 адре" îâ считывания„

Таким образом, в третьем накапливающем сумматоре 11 формируются переменные начальные адресные коды полей, обеспечивающие сдвиг изображения в заданном направлении с регулируемой с скоростью, Скорость сдвига может 40 меняться не только за счет частоты смены кодов в третьем накапливающем сумматоре 11 но и за счет изменения кода, поступающего из второго блока

33 постоянных запоминающих устройств, Код может оперативно изменяться при подаче сигналов на соответствующие входы блока 56 элементов НЕ и., следо-. вательно, при изменении адреса на входе второго блока 33 постоянных бб запоминающих устройств. Поступающая с его выхода через второй коммутатор !

2 на вход четвертого накапливающего сумматора 13 на прямом ходу поля смена кода позво-ляет при необходимости изменять формат считываемого изображения., Формула изобретения

Устройство для преобразования телевизионного стандарта, соцержащее последовательно соединенные аналогоцифровой преобразователь, первый блок буферной памяти и блок оперативной памяти, последовательно соединенные цифроаналоговый преобразователь, вход которого является первым входом устройства для преобразования телевизионного стандарта, и видеокантрольный блок, блок синхронизации, первый выход которого соединен с входом синхронизации видеокантрольнаго блока, счетчик адресов записи и счетчик адресов считывания, а т л и ч а ю щ ее с я тем, чта, с цеггью расширения функциональных возможностей путем обеспечения отображения мнагофрагментных движущихся изображений в режиме панорамирования с регулируемыми скоростью и направлением сдвига, введены второй блок буферной памяти, первый вход которого соединен с выходом блока оперативной памяти, а выход соединен с входом цифроаналогового преобразователя, последовательна соединенные первый накапливающий сумматор,, первый коммутатор и второй накапливающий сумматор, вьгход которога соединен с перьым входом счетчика адресов записи, последовательно соединенные третий накапливающий сумматор, второй коммутатор и четвер— тый накапливающий сум:гатор, выход котарага соединен с первым входом счет— чика адресов считывания, блок управления режимам запи:.и„ вход которого является вторым входом устрайстBB для преобразования телевизионнагo стандарта, первый выход которого соединен с другим входом первого блока буферной памяти, второй выход соединен с вторым входом счетчика адресов записи, третий выход соединен с вторым входам второго накапливающего сумматора, четвертый выход соединен с вторым входом первого коммутатора, а пятый выход соединен с первым входом первого накапливающего сумматора, третий коммутатор, первый и второй входы которого соединены с выходами соответственно счетчика адресов записи и счетчика адресов считывания, а выход саецинен с вторым входом блока оперативной памяти, блок постоянной памяти, первый вход которого соединен с.шестым выходом блока управле15 13ч ния режимом записи, первый выход соединен с вторым входом первого накап.— ливающего сумматора и с третьим входом первого коммутатора, а второй выход соединен с первым входом третьего накапливающего сумматора и с вторым входом второго коммутатора, блок коррекции, первый вход которого соединен с- вторым выходом блока синхронизации, второй вход соединен с другим выходом первого накапливающего сумматора, а выход соединен с вторым входом третьего накапливающего сумматора, а также блок управления режимом считывания, первый выход которого соединен с третьим входом третьего коммутатора, второй выход соединен с третьим входом блока опера3562 16 тивной памяти, третий выход соединен с третьим входом счетчика адресов записи, четвертый выход соединен с вторым входом блока постоянной памяти, пятый выход соединен с третьим входом третьего накапливающего сумматора, шестой выход соединен с третьим входом второго коммутатора, седьмой выход соединен с вторым входом четвертого накапливающего сумматора, восьмой выход соединен с вторым входом счетчика адресов считывания, девятый выход соединен с вторым входом второго блока буферной памяти, первый вход соединен с третьим выходом блока синхронизации, а второй вход соединен с седьмым выходом блока управления режимом записи, 1343562

8md2

:::3

13435б2 выход зж

Жил оР

Выход 7

1343562!

343562

Пербь!й (ррагиент

Составитель Э.Борисов

Техред М.Дидык Корректор М.Демчик

Редактор И.Шулла

Заказ 4837/57 Тираж 638 Подписное

ВНИИПИ Государственного комитета CCCP по делам изобретений и открытий

li3035, Москва, Ж-35„ Раушская наб,, д.4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4