Запоминающее устройство с произвольной выборкой

 

Изобретение относится к вычислительной технике и может быть использовано в технике микро-ЭВМ при сопряжении 8-разрядного микропроцессора с 16-разрядными абонентами. Целью изобретения является расширение функциональных возможностей запоминающего устройства с произвольной выборкой за счет реализации доступа к устройству абонентов с удвоенной (двухбайт ной) длиной информационного слова. Поставленноя цель достигнута путем введения в запоминающее устройство блоков 1 и 5 коммутации данных записи и считывания, управляемых неиспользуемыми младшим и старшим разрядами входа 12 адреса. 2 з.п. ф-лы, бил. I (Л (puei

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН д11 4 G 06 F 12/06

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

2»

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4079979/24-24 (22) 19.06.86 (46) 15.10.87, Бюл, ¹ 38 (72) Н.А.Красилова, З,В.Лепешонкова и В.M.ÎðäûíöåB (53) 681.325 (088.8) (56) Полупроводниковые запоминающие устройства и их применение. Под ред.

А.Ю.Гордонова. — М.: Радио и связь, 1981, с. 344, ГСП,КТС ЛИУС-2, Элемент оперативной памяти КС54,09, Техническое описание и инструкция по эксплуатации

r Ш3.069,008ТО, Харьков, с.8. (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ПРОИЗ- .

ВОЛЬНОЙ ВЫБОРКОЙ

„„SU„„1345202 А1 (57) Изобретение относится к вычислительной технике и может быть использовано в технике микро-ЭВМ при сопряжении 8-разрядного микропроцессора с 16-разрядными абонентами. Целью изобретения является расширение функциональных возможностей запоминающего устройства с произвольной выборкой за счет реализации доступа к устройству абонентов с удвоенной (двухбайт-. ной) длиной информационного слова.

Поставленноя цель достигнута путем введения в запоминающее устройство блоков 1 и 5 коммутации данных записи и считывания, управляемых неиспользуемыми младшим и старшим разрядами входа 12 адреса. 2 з,п. ф-лы, бил.

I3 45202

Изобретение относится к вычис.<Н тельной технике, Цель изобретения — расширение фупкциональных возможностей за счет реализации доступа к устройству абонентОВ с удвоеннОЙ длинОЙ слова, На фиг.1 приведена функциональная схема запоминающего устройства с произвольной выборкой; на фиг.2 — пример реализации блока шинных формирователей; на фиг.3 — функциональная схема блока коммутации данных записи," на фиг.4 — функциональная схема блока коммутации данных считывания; на фиг „5— пример реализации блока накопителей; на фиг.6 — пример реализации блока управления.

Запоминающее устройство с произI вольной выборкой содержит блок 1 коммутации данных записи, блок 2 накопителей, блок 3 шинных формирователей, блок 4 управления, блок 5 коммутации данных считывания и имеет информациОнный вход 6 (16 разрядов),, вход 7 разрешения чтения, вход 8 "ЗаписьЧтение", вход 9 выборки шины, вхсд

10 разрешения, информационный входвыход 11 (8 разрядов), вход 12 адреса (16 разрядов), информационный выход 13 (16 разрядов), Блок 1 коммутации данных записи содержит элемент НЕ 14, элементы И

15 и 16, группу 17 из шестнадцати элементов И, группу 18 из восьми элементов И, две группы 19 и 20 из восьми элементов ИЛИ каждая и имеет первый информационный вход 21 (16 разрядов), первый вход 22 управления, второй информационный вход 23, второй вход 24 управления, вход 25 разрешения, первый 26 и второй 27 информационные выходы, Блок 2 накопителей содержит 128 запоминающих элементов 28 — 155, 16 элементов И 156 — 1?1 и имеет первый

172 и второй 173 информационные входы (по 8 разрядов), вход 174 выбоэки старшего байта, вход 175 выборки младшего байта, вход 176 выборки стр.аниц (8 разрядов), вход 177 "Запись-Чтение", вход 178 адреса (10 разрядов), первый 179 и второй 180 информационные выходы.

Блок 3 шинных формирователей содержит элемент HF. 181, первый 182 и второй 183 шинные формирователи и имеет вход 184 выборки шины., вход

185 разрешения, информационный вход

I0

186 (8 разрядов), информационный вход-вь>хол 18? (8 разрядов) и вь>ход

188 (8 разрядов).

Блок 4 управления содержит дешифратор 189, элемент HF, 190, элемент И

191, элемент И-HI . 192, элемент ИЛИ

193 и имеет входы 194 адреса, выход

195 дешифрации адреса, выход 196 управления старшим байтом, выход 197 управления младшим байтом, инверсный

198 и прямой 199 выходы старшего разряда адреса.

Блок 5 коммутации данных считывания содержит первый 200 и второй 201 регистры, группу 202 из восьми элементов ИЛИ, первую 203, вторую 204 и третью 205 группы из восьми элементов

И и имеет первый 206 и второй 207 информационные входы (по 8 разрядов), вход 208 разрешения, первый 209 и второй 210 входы управления, первый

211 (16 разрядов) и второй 212 (8 разрядов) ин<Ьормационные выходы.

Устройство работает следующим образом.

Абонент с двухбайтным словом подключается к информационному входу 6 и к информационному выходу 13 устройства. К входу-вь ходу 11 устройства подключается абонент с однобайтным словом (байтом). При работе со словами адреса, поступающие на вход 12 адреса, принимают только нечетные знаt чения и изменяются в пределах от

Сф1Н до FFFFH, а при работе с байтами адреса принимают любые значения в пределах от 4000Н до 7FFFH, что соответствует емкости запоминающего устройства 16 К байт или 8 К слов.

В режиме записи слова, поступающего на вход 6 устройства, информация с входа-выхода 11 устройства, пройдя через блок 3 шинных формирователей, блокируется на второй группе 18 элементов И блока 1 коммутации данных записи нулевым сигналом с выхода элемента И 16, поскольку старший разряд адреса А 15, поступающий на соответствующий вход 12 адреса устройства, равен i, что является признаком работы устройства со словами. Сигнал

Ai 5=1, поступающий с первого входа 22 управления блока 1 коммутации данных записи на вход элемента И 15, открывает er= и, таким образом, разрешает прохо>кпение информации с информационного входа 6 устройства через группу

17 элементов И, группы 19 и 20 эле3

134 ментов ИЛИ блока 1 коммутации данных записи на информационные входы блока

2 накопителей.

Разряды A1 — А10 адреса, поступающие на вход 178 адреса блока 2 накопителей, указывают адрес слова в одной из восьми страниц блока 2 накопителей, причем номер требуемой страницы поступает на один из входов 176 выборки страниц блока 2 накопителей с соответствующего выхода дешифратора

189 блока 4 управления. Поскольку в данном режиме младший разряд адреса

Аф=1 (нечетный адрес), то на выходах

196 и 197 управления старшими и младшими байтами присутствуют сигналы высокого уровня, которые совместно с сигналом высокого уровня на соответствующем входе 176 выборки страниц открывают соответствующие элементы И

156 — 171, принадлежащие выбранной странице. По сигналу низкого уровня на входе 8 "Запись-Чтение" устройства происходит запись слова в блок 2 накопителей.

В режиме записи байта А15=0. При этом байт, пройдя с входа-выхода 11 устройства через блок 3 шинных формирователей, поступает на группу 18 элементов И блока 1 коммутации данных записи, открытую сигналом A15=-4, дублируется на выходах групп 19 и 20 элементов ИЛИ. Таким образом, на информационные входы 172 и 173 блока 2 накопителей поступают два одинаковых байта, однако записывается один из них: при АФ=1 — старший байт, а при

АФ= ф — младший — в соответствующие запоминающие элементы блока 2 накопителей.

При чтении слова оба его байта, поступающие из блока 2 накопителей, записываются в регистры 200 и 201 блока 5 коммутации данных считывания по сигналу низкого уровня на входе 7 разрешения чтения устройства. Поскольку в данном режиме A15=1, группа

203 элементов И блока 5 коммутации данных считывания закрыта, а группы

204 и 205 элементов, того же блока открыты и пропускают два байта слова с выходов регистров 200 и 201 на первый информационный выход 211 устройства.

При чтении байта А15=ф, в зависимости от младшего разряда адреса АФ, считывается байт из области старшего либо младшего байта блока 2 накопителей

5202 г

55 и записывается в один из регистров 200 или 201 блока 5 коммутации данных считывания. Далее считанный байт проходит через группу 202 элементов ИЛИ и через открытую сигналом A15= ð группу 203 элементов блока 5 коммутации данных считывания на информационный вход

186 блока 3 шинных формирователей, пройдя которые байт появляется на входе-выходе 11 устройства. формула изобретения

1. Запоминающее устройство с произвольной выборкой, содержащее блок накопителей, блок шинных формирователей и блок управления, входы которого соединены с первым и с двенадцатого по шестнадцатый разрядами входа адреса устройства, разряды входа адреса с второго по одиннадцатый которого соединены с соответствующими разрядами адресного входа блока накопителей, информационный вход-выход устройства соединен с информационным входом-выходом блока шинных формирователей, вход выборки шины и вход разрешения которого соединены с одноименными входами устройства, вход 13апись-Чтение устройства соединен.с входом

"Запись-Чтение" блока накопителей, входы выборки страниц которого соединены с выходами дешифрации адреса блока управления, выход управления старшим байтом которого подключен к входу выборки старшего байта блока накопителей, вход выборки младшего байта которого подключен к выходу управлейия младшим байтом блока управления, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет реализации доступа к устройству абонентов с удвоенной длиной слова, в него вве-. дены блок коммутации данных записи и блок коммутации данных считывания, причем информационный вход устройства соединен с первым информационным входом блока коммутации данных записи, вход разрешения которого соединен с входом Запись-Чтение 1 устройства, первый вход управления блока коммутации данных записи соединен с входом шестнадцатого разряда адреса устройства и с первым входом управления блока коммутации данных считывания, второй вход управления которого соединен с .инверсным выходом старшего

1345202

10 разряда адреса блока управления и с вторым входом управления блока коммутации данных записи, первый и второй информационные выходы которого соепинены с первым и вторым информационными входами блока накопителей, первый и второй информационные выходы которого соединены с первым и вторым информационными входами блока коммутации данных считывания, вход разрешения которого соединен с входом разрешения чтения устройства, первый и второй информационные выходы блока коммутации данных считывания соединены с информационным выходом устройства и с информационным входом блока шинных формирователей, выход которого соединен с вторым информационным входом блока коммутации данных записи„

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок коммутации данных записи с.одержит элемент

НЕ, два элемента И, две группы элементов И, две группы элементов HJIH, причем разряды первого информационного входа блока соединены с первыми входами соответствующих элементов H первой группы, вторые входы которых подключены к выходу первого элемента

И, первый вход которого соединен с первым входом управления блока, второй вход первого элемента И соединен с. первым входом второго элемента И и с выходом элемента НЕ, вход которого соединен с входом разрешения блока, второй вход управления блока соединен с вторым входом второго элемента И, выход которого соединен с первыми входами элементов И второй группы, вторые входы которых соединены с соответствующими разрядами второго информационного входа блока, выходы с первого по восьмой элементов И первой группы подключены к первым входам элементов ИЛИ первой группы,, вторые входы которых соединены с выходами

ЗО

45 второй группы элементов И и с первыми входами элементов ИЛИ второй группы, вторые входы которых соединены с выходами с девятого по шестнадцатый элементов И первой группы, выходы первой группы элементов ИЛИ соединены (с соответствующими разрядами первого информационного выхода блока, выходы второй группы элементов ИЛИ соединены с соответствующими разрядами второго информационного выхода блока, 3, Ус роАс.тво по и. 1, о т л и ч а ю щ е е с я тем, что блок коммутации данных считывания содержит два регистра, группу элементов ИЛИ и три группы элементов И, причем первый информационный вход блока соединен с информационным входом первого регистра, вход разрешения которого соединен с входом разрешения блока и с входом разрешения второго регистра, информационный вход которого соединен с вторым информационным входом блока, выходы регистра соединены с первыми входами элементов ИЛИ группы и с первыми входами элементов И третьей группы, выходы которых соединены с соответствующими разрядами первого информационного выходы блока, выходы элементов И второй группы соединены с соответствующими разрядами первого информационного выхода блока, первые входы элементов И второй группы соединены с выходами первого регистра и с вторыми входами элементов

ИЛИ группы, вьгходы которых соединены с первыми входами элементов И первой группы, выходы которых соединены с соответствующими разрядами второго информационного выхода блока,, вторые входы элементов И первой группы соединены с вторым входом управления блока, первый вход управления блока подключен к вторым входам элементов

И второй и третьей групп, 1345202

134520?

1345202

i345?02

Составит ель И. Андр еев Редактор И.Касарда Техред Л.Сердюкова Корректор С.Черни

Заказ 4922/48 Тираж 670 Подписное

ВНИИПИ Государственно:-о комитета СС(:.Р по делам изобретений и открытий

113035, Москва, Ж-35, Ралпская н:G., д, 4/5

Производственно †полиграфическ предприятие, г,, Ужгород, ул. Проектная, 4