Шифратор позиционного кода

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (11) (51) 4 Н 03 М 7 04

° (ОПИСАНИЕ ИЗОБРЕТЕНИЯ," -, ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (2!) 4055817/24-24 (22) 17.01.86 (46) 30.10.87.Бюл, У 40 (72) Ю.С.Герасимов (53) 621.374 (088.8) (56) Авторское свидетельство СССР

Р 1181156) кл. H 03 N 7/00, 1984.

Авторское свидетельство СССР

У 279496, кл. Н 03 М 7/04, l984, (54) !1!ИФРАТОР ПОЗИЦИОННОГО КОДА (57) Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах обмена информацией. Цель изобретения — повышение надежности работы шифратора позиционного кода. Шифратор содержит элемент 1 задержки, регистры 2 и 3, генератор 4 тактовых импульсов, элемент И 5, счетчик

6 импульсов, коммутатор 7, блок 8 ввода информации, блок 9 сравнения, блоки 10, Il памяти, дешифратор !2 и формирователь 13 импульсов. 1 ил.

349007

1

Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах обмена информации.

Целью изобретения является повышение надежности работы шифратора позиционного кода.

На чертеже приведена функциональная схема шифратора позиционного кода.

Шифратор позиционного кода содержит элемент 1 задержки, первый и второй регистры 2 и 3, генератор 4 тактовых импульсов, элемент И 5, счетчик 6 импульсов, коммутатор 7, блок 8 ввода информации, блок 9 сравнения, первый и второй блоки 10 и

ll памяти, дешифратор 12 и формирователь 13 импульсов, выходы 14.

Формирователь 13, предназначенный для формирования определенной длительности и амплитуды сигнала считывания в момент положительного перепада потенциала напряжений на выходе коммутатора 7, содержит последовательно соединенные блок дифференцирования и усилитель-ограничитель, В блоке 10 заранее должна быть записана для хранения программа скремблирования в виде информации некоторой квадратной матрицы, адреса строк которой задаются возможнЫми значениями позиционного кода в счетчике 6, а адреса столбцов — возможными значениями позиционного кода в регистре 3. Тогда в момент формирования формирователем 13 сигнала считывания в пересечении указанных счетчиком 6 и регистром 3 соответственно строки и столбца матрицы будет значение позиционного кода, формируемого на выходах блока 10. Свойством такой матрицы является то, что в любой ее строке или столбце расположены все возможные значения выбранного позиционного кода (весь алфа вит значений).

Число разрядов в регистрах 2 и 3 равно числу разрядов в счетчике 6.

Формируемое на выходах блока 10 значение позиционного кода записывается в регистре 2 вместо прежнего значения. После этого сигнал считывания с формирователя 13, задержанный элементом 1, обеспечивает считывание значения позиционного кода иэ блока ll согласно адресам строки и столбца, содержащихся соответственно в ре5

50 гистрах 2 и 3. Следовательно, в блоке 11 должна быть записайа для хранения программа дескремблирования в виде информации квадратной матрицы, адреса строк которой задаются возможными значениями позиционного кода в регистре 2, а адреса столбцов— возможными значениями позиционного кода в регистре 3. Свойством этой матрицы является то, что, во-первых, в любой ее строке или столбце расположены все возможные значения выбранного позиционного кода (весь алфавит значения), а во-вторых, ее содержание однозначно обусловлено содержанием матрицы, хранимой в блоке 10, так что на выходах блока 11 формируется зчачение позиционного кода, идентичное в данный момент времени значенйЬ позиционного кода в счетчике 6. Дешифратор 12 преобразует значение позиционного кода в соответствующее значение унитарного кода, подаваемое на первые входы блока 9, с вторых входов которого еще не снято исходное значение унитарного кода блока 8.

При равенстве двух значений унитарного кода на входах блоком 9 вырабатывается сигнал совпадения, который используется в качестве управляющего сигнала записи регистром 3.

В результате значение позиционного кода иэ регистра 2 переэаписывается в регистр 3 вместо прежнего значения позиционного кода. После завершения переходных процессов записанное з регистре 3 значение позиционного кода является выходным сигналом и поступает на выходы 14.

При неравенстве двух значений унитарного кода на входах блоком 9 вырабатывается сигнал несовпадения, который является сигналом блокировки для блока 8. В результате предотвращается ввод в шифратор последующей информации, что сигнализирует о факте неправильной работы шифратора. Следует попытка ввести в шифратор ту же информацию вторично, а при повторном отказе следует анализ работы отдельных блоков шифратора на предмет поиска отказавшего, Шифратор позиционного кода работает следующим o6pasoM, Генератор 4 работает непрерывно, при этом на вход счетчика 6 через элемент 5 поступают импульсы. В ис1349007

55 ходном состоянии все разряды регистра 3 обнулены, à «а все информационные входы коммутатора 7 поступают сигналы "0". На выходе коммутатора

7 также отсутствует сигнал "0", который, поступая на второй вход элемента 5, разрешает прохождение импульсов тактовой частоты на вход счетчика 6.

При вводе информации в шифратор на одном иэ выходов блока 6 возникает сигнал "1", что соответствует появлению определенного значения унитарного кода на информационных входах коммутатора 7 ° При совпадении кодовой комбинации, снимаемой со счетчика 6, с кодовой комбинацией, разрешающей прохождение сигнала "1" именно с данного информационного входа коммутатора 7 на его выход,на последнем появляется сигнал "1", Этот сигнал запрещает прохождение импульсов тактовой частоты с генератора 4 на вход счетчика 6, и последний останавливается, принимая значение х = 1 позиционного кода.

Фронт перехода с "0" в ")" обуславливает формирование формирователем 13 cèãíàëà считывания на блок 10, который в ответ на это вырабатывает значение z = 1 = F>(х, z ) позиционного кода на своих выходах, I

С -1 где z — значение позиционного кода, подвергавшееся скремблированмо; х с к! значение позиционного кода вводимой информации, соответ1 ствующее адресу строки и хранимое в момент времени t=l в счетчике с=о

6; z = — значение нулевой кодовой комбинации, хранящийся в момент вре— мени t=l в регистре 3; F двухаргументная функция скремблирования, осуществляемая согласно j-й программе, хранимой в блоке 10 в виде информации матриць! j. .Значение z устанавливается в регистре 2 вместо прежнего значения.

Уадержанный элементом 1 сигнал считывания обеспечивает реализацию блоком 11 функции дескремблирования с= с.о

a a x = F (z =,z ), после чес го полученное значение х позиционного кода преобразуется в значение с х унитарного кода и подается на первые входы блока 9. При этом F обозначает двухаргументную функцию

?5

50 дескремблирования согласно q-й программе, хранимой в блоке 11 в виде информации матриць! 1!, для которой адресом строки является значение позиционного кода из регистра 3, а адресом столбца — значение позиционного кода из регистра 2.

В блоке 9 происходит сравнение

С=! х, являющегося результатом преобразований шифрация — скремблирование дескремблирование — дешифрация, с

tдругим исходным эначениеи х унитарного кода, с выходов блока 8 подаваемого на вторые входы блока 9.

При их равенстве сигнал совпадения, вырабатываемый блоком 9, обеспечиваt-I влет перезапись г из регистра 2 в регистр 3 вместо прежнего в нем значения z . После этого значение г из регистра 3 может быть считано на выходы 14 шифратора. Первый цикл (в момент времени t l) работы шифратора завершается после того, как сниС- .1 мается значение х блоком 8, т.е. пропадает сигнал "1 с соответствующего информационного входа коммутатора 7. Это влечет снятие сигнала запрета для элемента 5, и импульсы тактонои частоты вновь начинают поступать на вход счетчика 6. Счетчик 6 продолжает работать по своему циклу до момента выдачи первого сигнала "!" на вход коммутатора 7, это приводит к очередной остановке счетчика 6 по аналогии с описанием. Тем самым начинается второй цикл (в момент времени t-2) в работе шифратора, заключающийся в последовательном проведении операций шифрации

t-z х иэ унитарного в позиционный

С=2 t-Z код, скремблировании г = F; (x с с, 2

z = ), дескремблировании х

F (z, z ), дешифрации х иэ йозиционного в унитарный код, сравнении полученного и исходного

<=z значений х унитарных кодов меж<=z ду собой, перезаписи х позиционного кода из регистра 2 в регистр 3 или блокировки блока 8, Третий и все последующие циклы работы шифратора проходят идентично двум первым так, что алгоритм работы при скремблировании описывается рекуррентной формулой с =1- I

z = Р (х; z

1349007 а при дескремблировании — х

f,а1 t ° j i

Fq(z г ), причем взаимосвязь их программ обуславливается справедливостью формулы

1е1 — 1 taj -i

z, z >.

Составитель Н. Бочарова

Редактор M.Öèòêèíà Техред А.Кравчук Корректор М.Пожо

Заказ 5200/57 Тираж 899 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул. Проектная, 4

Формула изобретения

Шифратор позиционного кода, содержащий элемент задержки, регистраторы, генератор тактовых импульсов, выход которого соединен с прямым входом элемента И, выход которого соединен с входом счетчика импульсов, выходы которого соединены с соответствующими адресными входами коммутатора, блок ввода информации, выходы которого соединены с соответ ствующими информационными входами коммутатора, выход которого соединен с инвертирующим входом элемента И, отличающийся тем, что, с целью повышения надежности шифратора, в него введены блок сравнения, блоки памяти, дешифратор и формирователь импульсов, выход которого соединен непосредственно с входом считывания первого блока памяти и через элемент задержки — с входом считывания второго блока памяти, вы5 ходы первого блока памяти соответственно соединены через первый регистр с соответствующими информацион. ными входами второго регистра и с первыми адресными входами второго блока памяти, первые адресные входы первого блока памяти подключены к соответствующим входам счетчика импульсов, выходы второго регистра соединены с соответствующими вторыми адресными входами первого и второго блоков памяти, выходы второго блока памяти соединены через дешифратор с соответствующими первыми входами блока

20 сравнения, первый выход которого соединен с управляющим входом блока ввода информации, второй выход блока сравнения соединен с входом записи второго регистра, вторые адресные

25 входы блока сравнения подключены к соответствующим выходам блока ввода информации, вход формирователя им— пульсов подключен к выходу коммутатора, выходы второго регистра являются выходами шифратора.