Обнаружитель комбинаций двоичных сигналов

 

Изо бретение относится к области связи и повьппает помехозащищенность обнаружения комбинации двоичных сигналов . Устр-во содержит блок 1 циклич. сдвига (ЦС) сигналов, блок 2 ЦС эталонных сигналов, блок 3 ЦС сигналов маски, блок 4 сравнения, эл-ты И 5, 10и 16, 21, суммирующий счетчик 6, дешифратор 7, пороговый регистр 8, эл-ты НЕ 9, 12, 13и 19, формирователь .11 сдвига эталонов и маски, двухразрядный сдвиговый регистр 14, эл-т ИСКЛОЧАЮЩЕЕ ИЛИ 15, делитель 17 частоты на два, эл-т }ШИ 18, асинхронный триггер 20, Устр-во обнаруживает комбинации любой длительности и с любой длиной маскируемых участков. 1 ил. С S Q С ос СП а rsS о: о:

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК, „ 4 н 04 q 1у32

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 408955 8/2 4-09 (22) 14,07,86 (46) 30.11.87. Бюл. Р 44 (72) Л.В,Кудинова и Ю,В.Липатов (53) 621.345.344 (088.8) (56) Авторское свидетельство СССР

У 882029, кл. Н 04 Q 1/32, 1981. (54) ОБНАРУЖИТЕЛЬ КОМБИНАЦИЙ ДВОИЧНЫХ СИГНАЛОВ (57) Изобретение относится к области связи и повьппает помехозащищенность обнаружения комбинации двоичных сигналов. Устр-во содержит блок 1

SU» 1356266 А1 циклич. сдвига (ЦС) сигналов, блок 2

ЦС эталонных сигналов, блок 3 ЦС сигналов маски, блок 4 сравнения, эл-ты И 5, 10 и 16, 21, суммирующий счетчик 6, дешифр атор 7, лоро говый регистр 8, эл-ты НЕ 9, 12, 13 и 19, формирователь .11 сдвига эталонов и маски, двухразрядный сдвиговый регистр 14, эл-т ИСКЛЮЧА10ЩЕЕ ИЛИ 15, делитель 17 частоты на два, эл-т

11ЛИ 18, асинхронный триггер 20.

Устр — во обнаруживает комбинации любой длительности и с любой длиной маскируемых участков. 1 ил.

1356266

Изобретение относйтся к технике связи и может быть использовано в приемных устройствах для обнаружения комбинации двоичных сигналов известного вида при неизвестном моменте ее прихода.

Цель изобретения — повышение помехозащищенности обнаружения комбинации двоичных сигналов.

На чертеже представлена структурная схема устройства.

Обнаружитель комбинаций двоичных сигналов содержит блок l циклического сдвига сигналов, блок 2 циклического сдвига эталонных сигналов, блок

3 циклического сдвига сигналов маски, блок 4 сравнения, первый элемент

И 5, суммирующий счетчик 6., де шифр атрр 7, пороговый регистр Я„первый элемент НЕ 9, второй элемент И 10, формирователь 11 сдвига эталонов и маски, второй 12 и третий 13 элементы НЕ, двухразрядный сдвиговый регистр 14, элемент ИСКЛ10ЧАЮЦ ЕЕ ИЛИ

15, третий элемент И 16, делитель 17 частоты на два, элемент ИЛИ 18, четвертый элемент НЕ 19, асинхронный триггер 20 и четвертый элемент И 21,.

Ia чертеже показаны также вход 22 принимаемого сигнала (четвертый вход блока 1), вход 23 тактовых импульсов

ТИ (третий вход блока 1), вход 24 команд рециркуляции (второй вход блока 1), вход 25 эталонных сигналов (четвертый вход блока 2), вход 26 сигналов маски (четвертый вход блока

3), вход 27 ввода эталона и маски, вход 28 тактовых импульсов ТИ 1 и выход 29 обнаружителя комбинаций двоичных сигналов, Устройство работает следуюпщ м образом.

Принимаемый двоичный сигнал в ви— де последовательности элементарных г. посылок длительностью, поступает по входу 22 на блок 1, Команда рециркуляции и тактовые импульсы поступают соответственно по входам 24 и 23 на соответствующие входы блока 1. При наличии команды ввода эталонной маски, поступающей по входу 27, формирователь 11 выделяет одиночную команду рециркуляции, поступающую непосредственно и через второй элемент НЕ 12 на соответствующие входы блоков 2 и 3, Первый элемент И 5 выдает на второй вход блока

2 и второй вход блока 3 тактовые

Б

1 Г:,.

33

40 г

56

5Г импульсы, число которых за время, равно числу Б двоичных сигналов в обнаруживаемой комбинации и на единицу меньше числа импульсов, поступающих на управляющий вход 23 блока 1, Блоки 1-3 идентичны и могут быть выполнены, например, в виде р еги стра сдвига с элементами управления, обеспечивающими запись, продвижение и циклический сдвиг данных с выхода на вход регистра, Число разрядов регистра сдвига равно числу N, В регистре сдвига блока 1 содержится !1-разрядная комбинация иэ принимаемых по входу 22 двоичных сигналов, в регистре сдвига блока 2 — эталон, в регистре сдвига блока 3- маска, би-. ты которой представлены I на информационйых и О . на неинформациокных позициях обнаруживаемой комбинации, В течение времени рециркуляции, задаваемого командой рециркуляции, вход 22 блока 1 запрещен {закрыт), при отсутствии команды ввода эталонной маски запрещены также вход 25 блока 2, вход 26 блока 3 и под действием тактовых импульсов „следующих с частотой, в N + раз большей частоты поинимаемого сигнала,, осуществляется синхронный циклический сдвиг (рециркуляция ) данных, хранящихся в блоках 1-3.

Блок 4 сравнивает биты принимаемого сигнала и эталонной комбинации, формирует сигнал "1 при несовпадении и сигнал "О 1 при совпадении значений сравниваемых битою, Первый элемент И 5 блокирует поступление сигналов сравнения на вход суммирующего счетчика 6 при появлении на вы— ходе блока 3 бита, соответствующего н янформационной позиции, Элементы 13-17 реализуют схему дополнительного анализа ошибок на неинформационных разрядах маски, на которых эталон имеет не более одного перехода из 1" в "О" или из "0" в н

1 . При рециркуляции сигнал с блока.

1 поступает на двухразрядный сдвиговый регистр 14, который управляется через элемент НЕ 13 тактовыми импульсами с входа 23. Блок 15 сравнивает в момент прихода вторых тактовых импульсов по входу 28 выталкиваемый из блока 1 бит с задержанным в регистре 14 битом и формирует сигнал 1п при их несовпадении, Элемент И

16 пропускает сигналы несовпадения, 1356266 если на вход блока 3 считываются биты "0"t, соответствующие неинформационным (маскируемым) позициям сигнала. Делитель 17 частоты на два пропускает в суммирующий счетчик 6 каждый сигнал несовпадения, что соответствует одной ошибке (наличию принятой комбинации переходов. "1"

"0" — "1" или "0" — "l" — О), Уста- 10 новка делителя 17 в нулевое состоя— ние происходит по окончании маскируемого участка сигналом от рециркулятора.

В конце времени анализа, опреде ляемом приходом очередной команды рециркуляции по входу 24, суммирующий счетчик 6 содержит число, равное сумме числа несовпадения эталонной комбинации и принимаемого сигнала на информационных позициях и числа ошибок на неинформационных маскируемых позициях, Если в процессе накопления число в суммирующем счетчике 6 становится равным числу в 25 пороговом регистре 8, то дешифратор

7 формирует сигнал "1" о появлении недопустимого числа ошибок. Триггер

20 хранит это значение до окончания интервала рециркуляции. Если эа -вре- 30 мя рециркуляции сигнал о достижении порога не сформирован, то на выходе элемента И 21 с приходом очередной команды рециркуляции формируется "0", что означает обнаружение комбинации °

В. течение времени записи рециркуляция запрещена и в регистр блока 1 записывается бит принимаемого сигнала с одновременным продвижением содержимого регистра блока 1 на один д0 бит тактовым импульсом, поступающим в момент записи по входу 23. В это же время сигнал с выхода первого элемента НЕ 9 устанавливает в "0" суммирующий счетчик 6, Далее процесс повторяется, Для ввода эталонной и маскирующей комбинаций на вход обнаружителя по входу 27 подается команда ввода эталона и маски, задающая выделение 50 одиночной команды рециркуляции формирователем 11 (формирователь 11 может быть выполнен в виде генератора одиночного импульса). При этом блоки

2 и 3 переводятся в режим записи данных и запрещения рециркуляции благодаря наличию одиночной команды рециркуляции на втором и третьем Входах блоков 2 и 3 соответственно и инвертированной одиночной команды рециркуляции, поступающей с выхода второго элемента НЕ 12 на соответствующие входы блоков 2 и 3. Данные с входов

25 и 26 записываются в блоки 2 и 3 соответственно с помощью N тактовых импульсов, действующих во Время одиночной команды рециркуляции ° Одновре—

МрННо с записью происходят сравнение принимаемой в эталонной комбинации, так как блок 1 рециркулирует, а эталонная и маскирующая комбинации последовательно вытесняются записываемыми данными на соответствующие входы блока 4 и первого элемента И 5, а также анализ принимаемой комбинации на маскируемых участках, Предлагаемый обнаружитель комбинаций двоичных сигналов позволяет обнаружить комбинации любой длительности и с любой длиной маскируемых участков.

Ф о р м у л а и з о 6 р е т е н и я

Обнаружитель комбинаций двоичных сигналов, содержащий первый элемент

НЕ, выход которого подключен через суммирующий счетчик к первому входу дешифратора, к второму входу которого подключен выход порогового регистра, а через последовательно соединенные блок циклического сдвига сигналов и блок сравнения — к первому входу первого элемента И, к второму входу которого подключен выход второго элемента И, который подключен через блок циклического сдвига сигналов маски к третьему входу первого элемента И, а через блок циклического сдвига эталонных сигналов — к второму входу блока сравнения, последовательно соединенные формирователь сдвига эталонов и маски„ выход которого подключен к вторым входам блока циклического сдвига эталонных сигналов и блока циклического сдвига сигналов маски, и второй элемент НЕ, выход которого подключен к третьим входам блока циклического сдвига эталонных сигналов и блока циклического . сдвига сигналов маски, а к первому входу формирователя сдвига эталонов и маски подключены первый вход второго элемента И, вход первого элемента

НЕ и второй вход блока циклических сдВиГОВ сиГналоВ, к третьему Входу которого подключены третий вход дешифратора и второй вход второго эле1356266

Со ст авител о Л . Тимош — íà

Редактор А.Огар Техред i!.Ñåð«i-снова Корректор С.Черни

Заказ 5815/57 Тираж 636 Поцit_#_ cH QB

HHHHIIH Государственного xoiмитета СССР по делам изобретений и открытий

113035 р Ио сква, Ì«35,, Раушская наб,, „— ... 4/5

Производственно-полиграфическое г редприятие, г: Ужгород, ул, Проектная, 4 мента И, отличающийся тем, что, с целью повышения помехозашищенности обнаружения комбинации двоичных сигналов, в него введены элемент ИЛИ, к первому входу которого подключен выход первого элемента

И, третий элемент НЕ, к входу которо го подключен третий вход блок" циклического сдвига сигналов,, четвертый элемент HK к входу которого подключен выход блоха циклического сдвига сигналов маски, а выход блока циклического сдвига cHI íçëà подключен через введенные последовательно соеди-ненные двухразрядный сдвиговой pe— гистр, к второму входу которого подключен выход третьего элемента НЕ, элемент ИСКЛ1ОЧА1О1ЦЕЕ И1И,, к второмy входу которого подкпючен выход блока циклического сдвига сигналов, третий элемент И, к второму входу которого подключен выход четвертого элемента

НЕ, и делитепь частоты на два, к второму входу которого подключен выход блока циклического сдвига сигнала маски, выход делителя частоты на два подключен к второму вхоцу элемента

ИЛИ, выход которого подключен к второму входу суммирующего счетчика, при этом выход дешифратора подключен через введенные последовательно соединенные асинхронный триггер и четвертый элемент И, к второму входу которого подключен вход первого элемента НЕ, к второму входу асинхрон-. ного триггера.