Выделитель комбинации цифровых сигналов

 

Союз Советскик

Социалистических . Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 301179 (21) 2845298/18-09 (51)М. КЛ. с присоединением заявки HP

Н 04 ф 1/32

Государственный комитет

СССР но деяам изобретений и открытий (23) Приоритет

Опубликовано 15,11.81. Бюллетень Н9 42

Дата опубликования описания 15 . 11. 81 (53) УДК 621.395.38 (088.8). (72) Авторы изобретения

A.Ô.Êóëàêoíñêèé, В.С.Котов и A.È.Âîëêîâ (71) Заявитель (54) ВЫДЕЛИТЕЛЬ КОМБИНАЦИИ ЦИФРОВЫХ СИГНАЛОВ

Изобретение относится к связи и может использоваться 8 приемных устройствах для обнаружения комбинации двоичных сигналов известного вида при неизвестном моменте ее прихода.

Известен выделитель комбинации цифровых сигналов, содержащий последовательно соединенные первый .элемент НЕ, блок циклического сдвига и блок сравнения, а также первый элемент И, первый вход которого соединен с входом первого элемента НЕ и вторым входом блока циклического. сдвига сигналов, третий вход которого соединен с вторым входом первого .элемента И, выход которого соединен с блоком циклического сдвига эталонных сигналов, выход которого соединЬн. с вторым входом блока сравнения (1).

Однако известный выделитель комбинации имеет сравнительно невысокую точность выделения.

Целью изобретения является повышение точности выделения °

Для этого в выделитель введены последовательно соединенные формирователь команды сдвига, второй элемент НЕ, блок циклического сдвига сигналов маски, второй элемент И, суммирующий счетчик и дешифратор,второй вход .которого соединен с выходом порогового регистра, причем третий вход дешифратора соединен с третьим входом блока циклического сдвига сигналов, первый вход которого соединен с вторым входом суммирующего счетчика, причем второй вход элемента И соединен с выходом первого элемента

И и вторым входом блока циклического сдвига сигналов маски, третий вход которого соединен с вторым входом блока циклического сдвига ьталонных I5 сигналов и выходом формирователя команды сдвига, вход которого соединен с первым входом первого элемента И, при этом выход второго элемента НЕ соединен с третьим входом блока цик20 лического сдвига эталонных сигналов, а выход блока сравнения соединен с третьим входом второго элемента И.

На чертеже приведена структурная электрическая схема предложенного выделителя.

Выделитель комбинации цифровых сигналов содержит блок 1 циклического сдвига сигналов, блок 2 цикличес" кого сдвига эталонных сигналов, 10 блок 3 циклического сдвига сигналов

882029 маски, блок 4 сравнения, первый элемент И 5, суммирующий счетчик 6, дешифратор 7, пороговый регистр 8, первый элемент HE 9, второй элемента

И 10, формирователь 11 команды бдвига и второй элемент НЕ 12. На чертеже показан также вход 13 принимаемо5 го сигнала, вход 14 тактовых импульсов, вход 15 команд рециркуляции, вход 16 эталонного сигнала, вход 17 сигнала маски; вход 18 команды ввода эталона и маски и выход 19 выде,лителя.

Устройство работает следующим образом„

Принимаемый двоичный сигнал в виде последовательности элементарных 15 посылок длительностью l„ поступает по входу 13 на блок 1. Команда рециркуляции и тактовые импульсы от устройства синхронизации (на чертеже не показано) поступают соответст- щ венно по входам 15 и 14 на соответствующие входы блока 1. При наличии команды ввода эталона и маски, поступающей по входу 18, формирователь 11 выделяет одиночную команду рециркуляции, поступающую непосредственно и через второй элемент НЕ 12 на соответствующие входы блоков 2 и 3. Первый элемент И 5 выдает на вход блока

2 и второй вход блока 3 тактовые импульсы, число которых за время Ъ, на единицу меньше числа импульсов, по ступающих с входа 14 на блок 1.

B течение времени рециркуляции на входе 13 действует сигнал запрета, при отсутствии команды ввода эталона и маски сигнал запрета действует на входах 16 и 17, и под действием И .тактовых импульсов, следующих с частотой, в 0+1 раз ьольшей частоты принимаемого сигнала, осуществляется 4О синхронный циклический сдвиг (рециркуляция} данных, хранящихся в блоках 1 — 3. Блок 4 сравнивает биты принимаемого сигнала и эталонной комбинации, формирует сигнал логической 1 при совпадении и логического 0 при несовпадении значений срав-, ниваемых битов. Второй элемент И 10 блокирует поступление сигналов сравнения на вход суммирующего счет- . чика 6 при появлении на выходе блока 3 бита, соответствующего неинформационной позиции. В результате в конце времени анализа суммирующий счетчик 6 содержит число, равное числу совпадений .бит эталонной комбинации.и принимаемого сигнала на информационных .позициях базы анализа. Если в процессе накопления число в суммирующем счетчике 6 становится рав-ным числу в пороговом регистре 8, то ц) дешифратор 7 формирует сигнал об обнаружении комбинации.

В течение времени записи рециркуляция запрещена, и в блок 1 записывается бит принимаемого сигнала с од- у новременным продвижением содержимого блока 1 на один бит тактовым импульсом, проступающим в момент записи по входу 14. В это же время сигнал с выхода первого элемента НЕ 9 устанавливает в ноль суммирующий счетчик б.

Далее процессы повторяются.

Для ввода эталонной и маскирующей комбинаций на вход обнаружителя по входу 18 подается команда ввода эталона и маски, задающая выделение одиночной команды рециркуляции формирователем 11. При этом блоки 2 и 3 переводятся в режим записи данный и запрещения рециркуляции благодаря наличию одиночной команды рециркуляции на втором и третьем входах блоков 2 и 3 соответственно и инвертированной одиночной команды рециркуляции, поступающей с выхода второго элемента

НЕ 12 на соответствующие входы блоков 2 и 3. Данные с входов 16 и 17 записываются в блоки 2 и 3 соответственно с помощью N тактовых импульсов, действующих во время одиночной команды рециркуляции. При записи этих данных могут считываться под действием управляющих импульсов с выхода первого элемента И 5. Одновременно с записью происходит также сравнение принимаемой и эталонной комбинаций, так как блок 1 рецирку- лирует, а эталонная и маскирующая комбинации последовательно вытесняются записываемыми данными на соответствующие входы блока 4 и второго элемента И 10.

Предложенный выделитель комбинаций цифровых сигналов позволяет обнаружить комбинации любой длительности и сокращает время перестройки с одного вида комбинаций на новый вид.

Формула изобретения

Выделитель комбинации цифровых сигналов, содержащий последовательно соединенные первый элемент НЕ, блок циклического сдвига сигналов и блок сравнения, а также первый элемент И, первый вход которого соединен с входом первого элемента НЕ и вторым входом блока циклического сдвига сигналов, третий вход которого соединен с вторым входом первого элемента И, выход которого соединен с блоком циклического сдвига эталонных сигналов, выход которого соединен с вторым входом блока сравнения, о т л и ч а юшийся тем, что, с целью повыаения точности выделения, введены последовательно соединенные формирователь команды сдвига, второй элемент

НЕ, блок циклического сдвига сигналов маски, второй элемент И, суммирующий счетчик и дешифратор, второй вход которого соединен с выходом поporoaoro регистра, причем третий вход дешифратора соединен с третьим входом бдока циклического сдвига сиг налов, первый вход которого соединен

882029

Составитель Е.Петрова

Редактор М.Циткина ТехредМ.Рейвес Корректор У.Пономаренко

Тираж 701 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4./5

Заказ 10001/88

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 с вторым входом суммирующего счетчика, причем второй вход второго элемента И соединен с выходом первого элемента И и вторым входом блока циклического сдвига сигналов маски, третий вход которого соединен с вторым входом блока циклического сдвига эталонных сигналов и выходом формирователя команды сдвига, вход которого соединен с первым входом первого элемента И, при этом выход второго эле. мента НЕ соединен с третьим входом блока циклического сдвига эталонных сигналов, а выход блока сравнения соединен с третьим входом второго элемента И.

Источники информации, принятые во внимание при экспертизе

1. Патент США 9 3б04911,кл. 2351Bl,.опублик. 1972 (прототип).