Частотный дискриминатор

 

ИзГббретение относится к технике передачи дискретной информации по каналам радиои электросвязи и может быть использовано в многоканальных модемах передачи дискретной информации с ортогональными сигналами для автоматической подстройки частоты . Целью изобретения является повышение точности определения расстройки частоты. Устройство содержит блок 1 входной обработки, шину 2, блок 3 управления, блок 4 усреднения по посылкам, блок 5 памяти, блок 6 сравнения , функциональный преобразователь 7, выходную шину 8, линии 9 и 16 задержки, перемножители 10, 17, 21 и 22, инвертор 11, сумматоры 12 и 18, интеграторы 13 и 19, ключи 14 и 20, преобразователь 15 Гильберта, ключи 23 и 24 сброса. В устройстве сдвиг частоты измеряется независимо от процесса разделения подканальных сигналов, что исключает влияние на величину измеряемого сдвига переходных помех и способствует уменьшению времени измерения сдвига. 1 з,п. ф-лы, 2 ил. S (Л со ел х 00 со со

СОЮЗ СОНЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (ill (594Н 03 К 5 22

13, ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ фиР. /

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4055297/24-21 (22) 14.04.86 (46) 15. 12.87. Бюл. № 46 (72) А.В,Белоус и E.Н.Маслов (53) 621.374.33 (088.8) (56) Авторское свидетельство СССР № 758508, кл, Н 03 К 5/22, f978.

Авторское свидетельство СССР

Ф 790252, кл. Н 03 К 5/22, 1978. (54) ЧАСТОТНЫЙ ДИСКРИМИНАТОР (57) ИзЪбретение относится к технике передачи дискретной информации по каналам радио- и электросвязи и может быть использовано в многоканальных модемах передачи дискретной информации с ортогональными сигналами для автоматической подстройки частоты. Целью изобретения является повышение точности определения расстройки частоты. Устройство содержит блок

1 входной обработки, шину 2, блок 3 управления, блок 4 усреднения по посылкам, блок 5 памяти, блок 6 сравнения, функциональный преобразователь 7, выходную шину 8, линии 9 и

16 задержки, перемножители 10, 17, : 2 1 и 22, инвертор 11, сумматоры 12 и

18, интеграторы 13 и 19, ключи 14 и

20, преобразователь 15 Гильберта, ключи 23 и 24 сброса. В устройстве сдвиг частоты измеряется независимо от процесса разделения подканальных сигналов, что исключает влияние на величину измеряемого сдвига переходных помех и способствует уменьшению

13

Изобретение относится к технике передачи дискретной информации по каналам радио- и электросвязи и может быть использовано в многоканальных модемах передачи дискретной информации с ортогональными сигналами для автоматической подстройки частоты.

Цель изобретения — повышение точности определения расстройки частоты.

На фиг. 1 показана структурная электрическая схема предлагаемого устройства, на фиг. 2 — структурная электрическая схема блока управления.

Устройство содержит блок 1 входной обработки, вход которого соединен с входной шиной 2 и входом блока

3 управления. Первый и второй выходы блока 1 соединены соответственно с первым и вторым входами блока 4 усреднения по посылкам, первый и второй выходы которого соединены соответственно с первым и вторым входами блока 5 памяти, первый и второй выходы которого соединены соответственно с первым и вторым входами блока 6 сравнения, выход которого через функциональный преобразователь 7 соединен с выходной шиной 8. Вход блока 1 соединен с последовательно соединенными первой линией 9 задержки, первым перемножителем 10, инвертором

11, первым сумматором 12, первым интегратором 13, первым ключом 14 передачи. Вход блока 1 соединен с последовательно соединенными преобразователем 15 Гильберта, второй линией

16 задержки, вторым перемножителем

17, вторым сумматором 18, вторым интегратором 19, вторым ключом 20 передачи. Вход блока 1 соединен с первыми входами третьего и четвертого перемножителей 21 и 22 ° Первый выход блока 3 соединен с первым входом управления блока 1, который в свою очередь соединен с входами управления первого и второго ключей

23 и 24 сброса, второй выход блока 3 соединен с вторым входом управления блока 1, который соединен с входами управления ключей 14 и 20, выходы которых соединены соответственно с первым и вторым выходами блока 1.

Вторые входы перемножителей 21 и 22 соединены соответственно с выходами линий 16 и 9 задержки, а выходы - с вторыми входами соответственно первого и второго сумматоров 12 и 18.

59899 2

Первый и второй выходы ключа 23 соединены соответственно с первым и вторым управляющими входами интегратора 13, а первый и второй выходы

5 ключа 24 соединены соответственно с первым и вторым управляющими входами интегратора 19. Кроме того, выход преобразователя 15 соединен с вторыми входами первого и второго перемножителей 10 и 17, а третий и четвертый выходы блока 3 соединены с входами управления соответственно блоков 5 и 6.

Блок 4 усреднения по посылкам содержит последовательно соединенные первую дополнительную линию 25 задержки и первый дополнительный сумматор 26, последовательно соединенные вторую дополнительную линию 27 задержки и второй дополнительный сумматор 28, переключатель 29, при этом вход линии 25 соединен с первым входом блока 4 и первым размыкающим контактом переключателя 29, первый замыкающий контакт которого соединен с выходом сумматора 26, второй размыкающий контакт — с вторым входом блока 4 и входом линии 27, второй

30 замыкающий контакт — с выходом сумматора 28, а первый и второй переключающие контакты — соответственно с первым и вторым выходами блока 4.

Блок 3 управления (фиг,2) содержит известное устройство 30 тактовой

З5 синхронизации, вход которого является входом блока, и набор дешифраторов 31-34, подключаемых к триггерному делителю частоты опорного генера40 тора в устройстве синхронизации, Рассмотрим алгоритм измерения сдвига частоты. Передаваемый сигнал на интервале посылки имеет вид где а;, — информационные амплитуда и фаза сигнала в подканале, значение частоты подканала, 4, — начальная фаза сигнала, Й; — сдвиг частоты, М вЂ” число подканалов.

Выражение (1) эквивалентно следующему:

Учитывая выражения (2) и (4), можно записать

1359899

cosa, t +

ssiin ng, t; (2) 5

sin(Е.1, t +

v; );

cos(u;t + с, ).

Сигнал S„(t) на выходе преобразователя Гильберта определяется формулой (на интервале посылки) 15 (3) S „(t) = х,(t) ° cos A. t — х (t) sinЛ t, При выполняющемся условии взаимной ортогональности подканальных сигналов на интервале Т групповой сиг- 20 нал в отсутствие сдвига S (t) — Б(с„ Я = О) удовлетворяет одному из условий (на интервале посылки) либо S (t) = S (t — Т ), либо S,(t) =

-S (t — Т,). Полагаем, для опреде- 25 ленности, что выполнено первое из условий. Это значит, что на интервале посылки

x(t) = x(t — T!!), (4) х,(t) = х,(t — T.)

30 (е)

У:: J Г!! > -T.l1 Е=о ет., 0 = — arctg с Т и-! (Ь!)т ()!!1 ) (!+ò,)ig

O=o ет+т

g,(<) !1(-т,))А (8),(1) !1„(1-т.)),И где Т вЂ” длительность посылки, N — число посылок, на протяжении которых осуществляется изме 40 рение сдвига.

-,@(а, +ь д,(с)) т (9) у() у,) у,() y„(t .)

s(t). s,(t-т,) — s„(t) s(t-т,) + z, (t) S(t) S(t-Т ) + S„(t) Б (t-То) + Ег t) где 4g „(t) деЛяемые по сред— нему элементу равенства (9) . ошибка в измерении сдвига, обусловлен50 ная воздействием шума, П одставив выражения S(t) и S,(t) — шумовые процес- из выражений (5) и (6) в выражение сы, легко опре- (9), находим

55 !

)-Б (t-т.) + Б .(t-т.)) Я пас Т + Е, (t) . (10) (S2 t-Т + S2 t-Т j ° cosg, Т + Е

n(t), Е t) гш

S(t) = x(t)

+ x(t) м

x(t) = а !

cI

+ (p + м

x(t) = а

1=1

+цг; +

S(t) = S(t — Т,) cos 52, Т, +

+ S,(t — T ) sin Q Т

Аналогично из выражений (3) и (4) получаем

Sр,(t) — Б(С вЂ” Т ) sin Qс,° Т +

+ S„(t — Т„) cos Q Т

Из выражений (5) и (6) находим, лт s(t) s,(t-т.)-s,(t)s(t-т.)

" 0 S(t) S(t-To)+S „(t) S (t т .) . ! (7)

Формула (7) позволяет вычислить сдвиг 2 в пределах (- Q //44, + 2, /4), где Q, — разность частот двух соседних подканалов, при этом на интервале посылки используются только два момента времени: t u t-Т

В реальных условиях на приеме вместо S(t) и S„(t) фиксируются соответственно y(t) и y„(t). Если канал достаточно широкополосен. а

y(t) = S(t) + n(t), где n(t) — белый шум, то методами математической статистики можно показать, что оптимальный алгоритм измерения сдвига

nvH nñ |- A./4, + 0с/43 имеет вид

Целесообразность применения указанных в формуле (8) операций можно объяснить следующим образом.В реальйом канале вместо формулы (7) получаем:

5 1359899

Поскольку множитель при sin Q, Т, и cos A,Т в выражении (10) положителен, то для уменьшения д,„(г.) целесообразно выполнять усреднение числителя и знаменателя отдельно.

На интервале посылки для интегрирования числителя и знаменателя размещен интервал Т-Т (до конца посылки).

N-i к(00 с 1; -

A = — are tg e-а -ке+ +i с Т н - a(a+0

Е: M и -">, ;-.,) где у, =y(t;); у„ = уг(Г;) — отсчеты (котельни-. ковские) в момент процессов y(t) и у (t), К, g, — число отсчетов, приходящихся соответственно на интервалы T и Т

Алгоритм измерения сдвига получен при условии, что S,(t) = S,(t-Т ).

Легко проверить, что формулы (8) и (11) остаются без изменений, если выполняется условие S,(С) = -S (t -Т)

Частотный дискриминатор работает следующим образом.

Многочастотный входной сигнал в смеси с шумами y(t) непосредственно с шины 2 устройства и сигнал y(t-T,), задержанный на величину То (где Т интервал ортогональности) в первой линии 9 задержки, поступают на входы перемножителя 22, формирующего на выходе сигнал произведения y(t)y(t-Т,)

Выходной сигнал преобразователя 15

Гильберта у (t) и сигнал у (t-Т,), г задержанный на величину Т во второй о линии 16 задержки, поступают на входы перемножителя 17, формирующего на выходе сигнал произведения (t) у„(t-Тс,) . Соответствующим .образом перемножитель 10 формирует сигнал произведения у,(t) y(t-T ), а перемножитель 21 формирует сигнал произведения y(t) у (t-Т,) . Сумматор

18 формирует сумму выходных сигналов перемножителей 17 и 22 у(с) у(с-Т ) +

+ у„(t) y„(t-Т ), а сумматор 12 и инвертор 11 формируют разностный сигнал выходных сигналов перемножителей 10 и 21 y(t) у (t-Т„) (t) y(t-Т ).

В момент времени (lT+T,), где (1+1) — номер анализируемой посылки, по команде управления размыкается

Число N используемых для усреднения посылок определяется по интервалу времени, в течение которого значение измеряемого сдвига можно считать постоянным.

При цифровой обработке алгоритм (8) заменяется следующим:

1 ключ 24 сброса и интегратор 19 начинает интегрирование выходного напряжения сумматора 18. В момент времени (1+1)Т окончания (1+1) -ой посылки (где Т вЂ” длительность посылки) по второй команде управления замыкается ключ 20 передачи и выходной сигнал интегратора 19 поступает на второй вход блока 1 входной обработки, Затем команды управления замыкают ключ

24 и размыкают ключ 20, при этом таким же образом интегратор 13, управляемый ключом 23 сброса, производит интегрирование выходного сигнала сумматора 12, при этом с помощью ключа 14 передачи выходное напряже— ние интегратора 12 поступает на первый выход блока 1. К моменту окончания (1+1) -ой посылки на первом и втором выходах блока 1 сформированы напряжения, соответствующие суммируемым выражениям в числителе и знаменателе формулы (8). Обе команды управления (поступающая на ключи 23 и 24 и поступающая на ключи 14 и 20) формируются блоком 3 управления из входного сигнала, В том случае, когда требуется выполнить усреднение результатов измерения по И посылкам, кнопочный переключатель 29 блока 4 усреднения по посылкам устанавливается в положение "2", при этом первый и второй выходы блока 4 образуют выходы сумматоров 26 и 28, N входов каждого из которых соединены с N отводами линий 25 и 27 задержки соответственно, осуществляющих задержку входных сигналов на время NT входы линий 25 и 27 задержки соединены соответственно с первым и вторым выходами блока 1. При этом на первый и второй входы блока 5 памяти поступают усредненные по М посылкам напряжения, соответствующие числителю и знаменателю в формуле (8). В слу9899

10

20

30

7 135 о чае необходимости обеспечения максимального быстродействия переключатель 24 устанавливается в положение

"1", при этом на блок 5 памяти поступают сигналы с выходов блока 1 не-. посредственно. В этом случае усреднение по посылкам отсутствует и время измерения ограничивается длительностью одной посылки, этот случай соответствует выбору N=1 в формуле (8). Блок 5 памяти осуществляет запоминание входных отсчетов и хранение их в течение времени Т- с конца (1+1)-ой посылки, а затем освобождается по команде блока 3 управления.

Блок 6 сравнения, вычисляющий отношение напряжений, поступающих на его входы с выхода блока 5 с учетом их знаков (определяюших направление смещения частоты), управляется также сигналом. с блока 3 управления и работает в течение времени хранения информации в блоке 5, функциональный преобразователь 7, работающий по алгоритму Q, = (1/T,) arctgX, блок 3 управления, блок 6 сравнения, блок

5 памяти аналогичны блокам наиболее близкого известного устройства, причем блок 5 содержит всего лишь две ячейки "памяти. затраты времени на измерение сдвига: сдвиг частоты в стсутствпе помех может быть измерен в течение одной посылки (в прототипе минимальный интервал измерения равен двум посылкам), сдвиг частоты измеряется независимо ст процесса разделения подканальны сигналов, что исключает влияние на величину измеряемого сдвига переходных помех и тем самым также сгособствует уменьшению времени измерения сдвига, уменьшение времени измерения и независимость результата измерения от процесса разделения сигналов расширяют ту часть диапазона частот в спектре фазового джиттера (фазового дрожания принимаемого сигнала), в которой фазовый джиттер может быть отслежен предлагаемым устройством, измерение сдвига в предлагаемом устройстве осуществляется по групповому сигналу. поэтому точность при однократном измерении и устойчивость по отношению к селективным замираниям не хуже, чем в прототипе (в прототипе результат измерения ухудшается за счет переходных помех) . формула изосретенпя

Блок 3 управления (фиг.2) работает следующим образом.

Дешифратор 31 формирует в моменты времени от (1Т+Т ) до (1+1) T управляющий сигнал на первом выходе блока 3, размыкающий на это время ключи сброса в блоке 1. Дешифратор

32 формирует в моменты времени (1+1)Т управляющий сигнал на втором выходе блока 3, замыкающий ключи передачи блока 1.

Дешифратор 33 формирует в моменты времени от (1+1) Т до (1+1) Т+Т управляющий сигнал на третьем выходе блока 3, размыкающий на это время ключи сброса в ячейках блока 5 памяти. Де-, шифратор 34 формирует на четвертом выходе блока 3 импульсный управляющий сигнал, необходимый для управления блоком сравнения 6 (частота последнего управляющего сигнала равна тактовой частоте в отличие от аналогичного сигнала в известном устройстве, где тактовая частота в

М раэ вышее, где М вЂ” число подканалов).

К преимуществам предлагаемого устройства можно отнести минимальные

40, обработки а третий и четвертый выхоФ ды — соответственно с управляющими

1. Частотный дискриминатор, содержащий блок входной обработки, вход которого соединен с входной шиной и с входом блока управления, первый и второй выходы которого соединены соответственно с первым И втсрыи упраьляющими входами блока входной входами блока памяти и блока сравнения, выход которого соединен с входом функционального преобразователя, а также блок усреднения по посылкам и выходную шину, о т л и ч а ю щ и йс я тем, что, с целью повышения точности определения расстрсйки частоты, первый и второй выходы блока входной обработки соединены соответственно с первым и вторым входами блока усреднения по посылкам, первый и второй выходы которого соединены соответственно с первым и вторым входами блока памяти, при этом выход функционального преобразователя соединен с выходной шиной, а блок входной обработки содержит последовательно соединенные первую линию задержки, вход

qrue 2

Составитель С.Будович

Техред И.Попович Корректор М.Демчик

Редактор Т.Парфенова

Заказ 6164/56 Тираж 900 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

9 13598 которой соединен с входом блока входной обработки, первый перемножитель, инвертор, первый сумматор, первый

0 интегратор и первый ключ передачи, выход которого соединен с первым вы5 ходом блока входной обработки, последовательно соединенные преобразователь Гильберта, вход которого соединен с входом блока входной обработки, 10 вторую линию задержки, второй перемножитель, второй сумматор, второй интегратор, второй ключ передачи, выход которого соединен с вторым выходом блока входной обработки, а также третий и четвертый перемножители и первый и второй ключи еброса, при этом первые входы третьего и четвертого перемножителей соединены с входом блока входной обработки, 20 вторые входы — с выходами соответственно второй и первой линий задержки, а выходы — с вторыми входами соответственно первого и второго сумматоров, причем вторые входы первого и второго перемножителей соединены с выходом преобразователя Гильберта, первый вход управления блока входной обработки соединен с входами управления первого и второго ключей сбро30 са, при этом первый и второй выходы первого ключа сброса соединены соответственно с первым и вторым входами управления первого интегратора, первый и второй выходы второго ключа

99 0 сброса соединены соответственно с. первым и вторым входами второго интегратора, а второй вход управления блока входной обработки соединен с входами управления первого и второго ключей передачи.

2. Дискриминатор по п.1, о т л ич а ю шийся тем, что блок усреднения по посылкам содержит переключатель, последовательно соединенные первую дополнительную линию задержки и первый дополнительный сумматор, последовательно соединенные вторую дополнительную линию задержки и второй дополнительный сумматор, при этом вход первой дополнительной линии задержки соединен с первым входом блока усреднения по посылкам и с первым размыкающим контактом переключателя, первый замыкающий контакт которого соединен с выходом первого дополнительного сумматора, первый переключающий контакт — с первым выходом блока усреднения по посылкам, второй выход которого соединен с вторым переключающим ,контактом переключателя, второй размыкающий контакт которого соединен с вторым входом блока усреднения по посылкам и входом второй дополнительной линии задержки, а второй замыкающий контакт — с выхбдом второго дополнительного сумматора.