Устройство для распознавания образов

 

Изобретение относится к,автоматике и вычислительной технике и может быть использовано для контроля качества прецизионных лентопротяжных механизмов, например для выявления некачественных узлов вращения или вибрирующих направляющих, или ,стоек. Целью изобретения является iповышение надежности .устройства. Указанная цель достигается в устройстве , содержащем блок датчиков, блок усилителей, аналого-цифровой преобразователь , блок управления, вычи- -татель, три блока памяти, элемент ИЛИ-НЕ и индикаторы, тем, что в него введены первый к второй фильтрируняцие элементы, детектор, дифференцирукнций элемент, первый и второй ключи, источники опорного напряжения , элемент ИЛИ, триггер, формирователь импульсов, дешифратор, первый, второй и третий счетчики, инвертор, блок элементов 11ПИ, первый и второй элементы задержки, сумматор, блок постоянной памяти и коммутатор. 1 з.п. ф-лы, 3 ил. (Л (U) сд 00 х

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (5D 4 G 06 К 9 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4101945/24-24 (22) 13.05.86 (46) 23.12.87. Бюл. )) 47 (71) Устиновский механический институт (72) P.M.Ãàðaåâ, В.С.Поздеев, В.Е.Лялин и П.Г.Кузнецов (53) 681.391. 19 (088.8) (56) Патент США Я 3820072, кл. 340-149А, 1974 °

Авторское свидетельство СССР

Р 638987, кл. G 06 К 9/00, 1976. (54) УСТРОЙСТВО ДЛЯ РАСПОЗНАВАНИЯ

ОБРАЗОВ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля качества прецизионных лентопротяжных механизмов, например для выявления некачественных узлов вращения или вибрирующих направляющих, или .,стоек. Целью изобретения является повьппение надежности устройства. . Укаэанная цель достигается в устройстве, содержащем блок датчиков, блок усилителей, аналого-цифровой преобразователь, блок управления, вычи-татель, три блока памяти, элемент

ИЛИ-НЕ и индикаторы, тем, что в него введены йервый и второй фнльтрируницие элементы, детектор, дифференцирующий элемент, первый и второй ключи, источники опорного напряжения, элемент ИЛИ, триггер, формирователь импульсов, дешифратор, первый, второй и третий счетчики, инвертор, блок элементов ИЛИ, первый и второй элементы задержки, сумматор, блок постоянной памяти и коммутатор.

1 э.п. ф-лы, 3 ил.

1 1

Изобретение относится к автоматике и вычислительной технике и может быть использовано, в частности, для контроля качества прецизионньж ленто протяжных механизмов.

Цель изобретения — повышение надежности распознавания.

На фиг. 1 представлена структурная схема устройства; на фиг. 2 схема блока управления; на фиг. 3— пример конкретного выполнения триггера.

Устройство (фиг. 1) содержит блок

1 датчиков сигналов, блок 2 усилителей, первый 3, второй 4 и третий

5 блоки памяти, аналого-цифровой преобразователь (АЦП) 6, блок 7 управления, вычитатель 8, индикаторы 9, элемент ИЛИ-HE 10, коммутатор

i1 первый 12 и второй 13 фильтрующие элементы, детектор 14, дифференцирующий элемент 15 первый 16 и второй 17 ключи, первый 18 и второй

19 компараторы, первый 20 и второй

21 источники опорного напряжения, элемент ИЛИ 22, триггер 23, формирователь 24 импульсов, дешифратор 25, первый 26, второй 27 и третий 28 счетчики, инвертор 29, блок 30 элементов ИЛИ, первый 31 и второй 32 элементы задержки, сумматор 33 и блок 34 постоянной памяти.

Блок 7 управления (фиг.. 2) содержит первый 35 и второй 36 триггеры, первый 37, второй 38 и третий 39 элементы И, первый 40 и второй 41 элементы ИЛИ, коммутатор 42, выполненный в виде сдвоенного тумблера, и генератор 43 импульсов. Коммутатор

42 показан в положении "Обучение" .

Триггер 23 (фиг. 3) состоит из динамического триггера 44 и элемента И 45, Устройство работает следующим образом.

- В режиме обучения распознаванию объектов, например прецизионных лентопротяжных механизмов с движущимися узлами, в объекте распознавания крепятся датчики. Датчики могут быть различного исполнения, реагирующие, например, на механические возбуждения, ускорения, перемещения или реагирующие на акустические сигналы по трем взаимно перпендикулярным координатам. Датчики необходимо располагать в наиболее ответственных участках диагностируемого объекта

361589 2 нли в местах, экспериментально подо. бранньж .для распознавания максималь. но большего числа возможных состояний диагностируемого объекта.

Процесс обучения начинается подачей импульса "Пуск" на первый вход устройства. По этому сигналу происходит установка в нолЪ первого

26 и второго 27 счетчиков и установка в единичное состояние триггеров

35 и 36 блока 7 управления, причем установка, триггера 36 в единичное состояние происходит передним фронтом сигнала с выхода триггера 35.

Кроме того, по переднему фронту это"

ro импульса формирователь 24 формирует импульс, по которому происходит подготовка АЦП 6 и триггера 23 (фиг. 3) к работе. На время действия импульса с выхода формирователя 24 первый ключ 16 пропускает на свой выход первое опорное напряжение, которое заведомо берется большим второго

25 опорного напряжения. Первый компаратор 18 в этом случае имеет на своем выходе нулевой потенциал. По окончании времени действия импульса с выхода формирователя 24 первый

30 ключ 16 переключает на свой выход напряжение с выхода дифференцирующего элемента 15. Когда установив1 шееся значение напряжения на выходе дифференцирующего элемента 15 ста35 нет меньше второго опорного напряжения, триггер 23 устанавливается в единичное состояние положительным фронтом с выхода первого компаратора 18 и производит запуск АЦП 6

40 передним фронтом своего выходного сигнала. Необходимость определения момента установившегося сигнала на выходе второго фильтрующего элемента 13 вызвана присутствием переход45 ных процессов в измеряемом сигнале при переключении сигналов с блока 1 датчиков с помощью коммутатора 11 и переключением отдельных полос первого фильтрующего элемента 12.

Три сигнала с блока 1 по координатам Х, Y и 2 усиливаются блоком

2 усилителей и подаются на аналоговый коммутатор 11, который пропускает на свой выход только один из входных сигналов в зависимости от состояния счетчика 26, дешифрируемого дешифратором 25. Этот сигнал поступает на первый фильтрующий элемент 12, выполненный в виде управляз 13 емой гребенки фильтров. Амплитудночастотная характеристика этого фильтрующего элемента является регулируемой и пропускает только определенную часть спектра входного сигнала, зависящую от кода на выходе счетчика 27.

У выбранной части спектра входного сигнала выделяется огибающая на детекторе 14 и отфильтровываются сигналы несущей частоты на втором фильтрующем элементе 13, выполненном в виде фильтра нижних частот. Напряжение с выхода второго элемента 13 поступает на АЦП 6, где происходит преобразование его в цифровой код по переднему фронту сигнала с выхода триггера 23. По окончании преобразования АЦП 6 формирует положительный фронт на втором выходе, который через третий вход блока 7 управления и открытый элемент И 39 по входу коммутатора 42 проходит на второй выход блока 7 управления. Этот сигнал далее поступает на синхронизирующий вход записи второго блока 4 памяти. По его переднему фронту происходит запись цифрового кода с выхода АЦП 6 в соответствующую ячейку памяти. Адрес ячейки блока 4 памяти определяется цифровым кодом на втором счетчике 27, разрешающим сигналом на одном из выходов дешифратора 25 и кодом на выходе блока 30 элементов ИЛИ. Код на выходе блока

30 повторяет код на выходе второго ключа 17, открытого разрешающим сигналом с четвертого выхода блока

7 управления, и, следовательно, код, задаваемый вручную на первой группе входов устройства, поступает на третью группу адресных входов второго блока 4 памяти. При обучении

1 датчики устанавливаются на объекте, в заранее выбранные места, и на первой группе входов устройства устанавливается код образа.

Блок 30 элементов ИЛИ осуществляет дизьюнкцию сигналов с соответствующих выходов второго ключа 17 и третьего счетчика 28. В режиме обу чения, т.е. записи информации во второй блок 4 памяти, третий счетчик 28 находится в нулевом состоянии под воздействием сигнала с выхода инвертора 29 и, следовательно, на выходах блока 30 элементов ИЛИ имеется код первой группы входов устройства. В ре-. жиме распознавания второй ключ 17

55 ние, снимая тем самым разрешение на работу блока памяти, и путем запрета установки триггера 23 в еди-ничное состояние запрещает работу

АЦП 6. Нулевой уровень сигнала с выхода триггера 36 закрывает элемент И

38, запрещая прохождение импульсов на вход первого счетчика 26. Код на выходе последнего не изменяется и

61589

4 закрыт нулевым сигналом с четвертого выхода блока 7 управления и, следовательно, никаких сигналов на выхо5 де второго ключа 17 нет. Это происходит по той причине, что второй ключ 17 не является запоминающим устройством, а выполнен на основе комбинаторной логики. При подаче нулевого сигнала на управляющий вход на входах элементов ИЛИ-НЕ имеется нулевой сигнал, не мешающий прохождению кода счетчика 28 через блок 30 элементов ИЛИ на адресные входы блоков 4 памяти. По переднему фронту сигнала конца преобразования со служебного выхода АЦП 6 импульс проходит через открытый разрешающим потенциалом триггера 36 элемент 38 И и через элемент ИЛИ 41 блока 7 управления на счетный вход первого счетчика 26, переключая его в следующее состояние. Соответственно изменяется положение. разрешающего потенциала

25 на выходе дешифратора 25, который подключает сигнал с другого датчика на выход коммутатора 11. Кроме того, также по переднему фронту со служеб-,. ного выхода AUII 6 формирователь 24

Эп формирует импульс, длительность которого равна времени записи информации во второй блок 4 памяти. По заднему фронту этого импульса происходит сброс АЦП 6 и триггера 23, под35 готавливая их к следующему опросу.

При опросе всех датчиков в одном частотном диапазоне импульс переполнения с выхода первого счетчика 26 переключает второй счетчик 27 в следующее состояние. Таким образом происходит опрос всех датчиков по всем частотным диапазонам, и их показания в цифровом виде запоминаются во втором блоке памяти 4. При опросе последнего датчика по последнему частотному диапазону импульс переполнения с выхода второго счетчика

27 поступает на второй вход блока 7 управления, где он устанавливает триггеры 35 и 36 в исходное состоя5 13 не изменяется адрес выборки второго блока 4 памяти. Это происходит в конце обучения отдельного образа и практически означает конец работы блока 4 памяти. После этого происходит смена образа у исследуемого объекта и процесс обучения повторяетtI tI ся путем подачи импульса Пуск на первый вход устройства. После обучения по всем предусмотренным заранее возможным состояниям контролируемого объекта процесс обучения заканчивается.

В режиме распознавания образов исследуемого объекта коммутатор 42 блока 7 управления переключается в режим "Распознавание". При этом закрывается второй ключ 17, запрещая внешнюю установку номера образа исследуемого объекта, и закрывается элемент И 39, запрещая подачу импульсов синхронизации записи на второй блок 4 памяти. Кроме того, процесс распознавания оканчивается лишь при опросе всех ячеек памяти всех занесенных во второй блок 4 памяти обра.зов исследуемого объекта. Для этого импульс переполнения с выхода вто-. рого счетчика 27 поступает на счетный вход третьего счетчика 28 путем переключения тумблера 42. Сброс триггера 35 в этом случае осуществляется импульсом переполнения третьего счетчика 28.

Процесс распознавания начинается также установкой датчиков блока 1 в исследуемый объект, подлежащий контролю. При подаче импульса |Пуск на первый вход устройства начинается процесс опроса датчиков, аналогичный режиму "Обучение". Однако цифровые данные исследуемого объекта записываются в первый блок 3 памяти.

При опросе всех датчиков по всем частотным диапазонам импульсом переполнения с второго счетчика 27 триггер 36 устанавливается в исходное состояние. При этом устройство переходит в режим сравнения полученных данных с данными, хранящимися во втором блоке 4 памяти. При этом разрешающие потенциалы, поступающие на элемент И 37, открывают его и разрешают работу генератора 43. Кроме того, разрешающий потенциал с первого выхода блока 7 управления переводит первый 3 и второй 4 блоки памяти в режим. считывания и одновре61589 в менно с этим запрещается установка триггера 23 в единичное состояние путем подачи положительного уровня

5 на инверсный вход установки его в ноль с первого выхода блока 7 управления. Импульсы с генератора 43, поступая на первый счетчик 26 и далее на второй 27 и третий 28 счетчики, 1р опрашивают ячейки блоков 3 и 4 памяти. При этом при считывании информации с одноименных ячеек памяти первого блока 3 памяти, в котором имеется информация об исследуемом объекте, и второго блока 4 памяти, в котором хранятся эталонные данные об этом объекте, полученные при обучении, она подается на отдельные, входы вычитателя 8. Разность между

2р ними по абсолютной величине подается на информационный вход сумматора 33, на счетный вход которого через элемент 32 задержки подается импульс с генератора 43, осуществляя суммиро25 вание хранящейся в сумматоре 33 информации с цифровым кодом с выхода вычитателя. Время задержки элемента

32 задержки выбирается больше времени установления счетчиков 26 и 27, gp дешифратора 25, блоков 3 и 4 памяти и вычитателя 8.

При сравнении значений ячеек памяти первого блока 3 памяти со значениями ячеек памяти блока 4 памяти на

35 выходе су атора имеется число показывающее степень расхождения исследуемого объекта со сравниваемым (эталонным) объектом. Это число сравнивается с числом, хранящимся в блоке

4р 34, на втором цифровом компараторе

19. Если оно меньше этого числа, то принимается решение о совпадении исследуемого объекта с данным образом и на его выходе появляется логичес- .45 кая единица. В противном случае этого не происходит. Импульс переполне 1 ния с второго счетчика 27 поступает на вход приема третьего блока 5 памяти, записывая в него по адресу, определяемому кодом на третьем счетчике

28, сигнал с выхода второго компаратора 19. Импульс переполнения с выхода второго счетчика 27 через элемент 31 задержки поступает на

55 вход обнуления сумматора 33. Также этот импульс поступает через замкнутые контакты коммутатора 42 на пятый выход блока 7 управления и далее на счетный вход третьего счетчика 28, 61589

7 13 переключая его в следующее состояние

Процесс сравнения данных первого 3 блока памяти с другими данными памяти блока 4 памяти продолжается.

По окончании процесса сравнения данных импульс переполнения с третьего счетчика 28 через элемент ИЛИ

40 устанавливает триггер 35 блока 7 управления в исходное состояние, прекращая работу всего устройства. .При этом один иэ индикаторов 9 по.казывает соответствующую индикацию об объекте. Если ни один из заранее записанных в блок 4 памяти образов не совпадает с образом исследуемого объекта, на выходе элемента ИЛИ-НЕ

10 появляется логическая единица, включающая один из индикаторов 9, обозначающий неопознанный образ объекта, который необходимо в дальнейшем проанализировать и в случае необходимости его данные записать в отдельные ячейки блока 4 памяти. Для устранения индикации последней ситуации в процессе сравнения данных элемент

ИЛИ-НЕ 10 закрывается логической единицей с седьмого выхода блока 7 управления. При подаче следующего сигнала "Пуск" третий блок 5 памяти обнуляется по переднему фронту сигнала с седьмого выхода блока 7 управления.

Инвертор 29 предназначен для вык-; лючения третьего счетчика 28 путем подачи высокого уровня на его вход сброса, выполненный потенциальным, в режиме записи информации в блоки

3 и 4 памяти. Последние вьтполнени с множественной адресацией. При этом цифровые коды адресов с второго счетчика 27 и блока 30 элементов ИЛИ подаются на разные входы стандартного блока памяти. Сигналы с выхода дешифратора 25 выбирают конкретную микросхему из блоков 3 и 4 памяти путем подачи разрешающего сигнала на вход "Выбор ИС" только одной микросхемы.

Предложенное техническое решение имеет преимущества перед известным, связанные с опросом датчиков по взаимно перпендикулярным направлениям и различным частотным диапазонам, т.е. практически в данном устройстве снимается спектральная характеристика объекта по трем координатам, которая сравнивается со спектральной характеристикой известного обра20

55 за. Из-за этого существенно повышается надежность распознавания образов, например не идеально вращающихся деталей вибрирующих стоек и направляющих и тому подобных узлов и блоков в лентопротяжных механизмах, имеющих свой отдельный спектр в разных пространственных направле ниях сигналов при эксплуатации или возбуждении. Причем нормально работающий объект тоже принимается за отдельный образ. Кроме того, устройство ликвидирует ошибки распознавания, связанные с переходными процессами в исследуемых объектах.

Формула изобретения

1. Устройство для распознавания образов, содержащее блок датчиков, выходы которых подключены к входам блока усилителей, первый и второй блоки памяти, информационные входы которых подключены к первому выходу аналого.-цифрового преобразователя, входы считывания — к первому выходу блока управления, а выходы соединены с информационными входами вычитателя, третий блок памяти, выходы которого подключены к входам группы индикаторов и к одним из входов элемента ИЛИ-НЕ, выход которого соеди- ;< нен с дополнительным индикатором, второй выход блока управления подключен к синхронизирующему входу второго блока памяти, первый управляющий, вход блока управления является первым входом устройства, а второй управляющий вход блока управления соединен с входом приема третьего блока памяти, адресные входы которого подключены к первым адресным входам второго блока памяти, о т л и ч а ющ е е с я тем, что, с целью повышения надежности устройства, оно содержит первый и второй фильтрующие элементы, детектор, дифференцирующий элемент, первый и второй ключи, первый и второй коммутаторы, первый и второй источники опорного напряжения, элемент ИЛИ, триггер, формирователь импульсов, дешифратор, первый, второй и третий счетчики, инвертор, блок элементов ИЛИ, первый и второй элементы задержки, сумматор, блок постоянной памяти и коммутатор, информационные входы которого подключены к выходам блока усилителей, а выход

13615

35

9 соединен с информационным входом первого фильтрующего элемента, выход которого подключен к входу детектора, выход которого соединен с входам второго фильтрующего элемента, выход которого подключен к аналоговому входу аналого-цифрового преобразователя и к входу дифференцирующего элемента, выход которого соединен с первым аналоговым входом первого ключа, второй аналоговый вход которого подключен к выходу первого источника опорного напряжения, а выход — к первому аналоговому входу первого компаратора, второй аналоговый вход которого соединен с выходом второго источника опорного напряжения, а выход — с установочным входом триггера, выход которого подключен к входу запуска аналого-цифрового преобразователя, потенциальный вход сброса триггера соединен с первым выходом блока управления, динамический вход сброса триггера, соеди- 25 ненный с направляющим входом ключа и входом сброса аналого-цифрового преобразователя, подключен к выходу формирователя импульсов, вход которого соединен с выходом элемента ИЛИ, первый вход которого, соединенный с синхронизирующим входом первого блока памяти и третьим входом блока управления, подключен к второму выходу аналого-цифрового преобразова" теля, управляющий вход коммутатора соединен с первым адресным входом первого блока памяти, вторым адресным входом второго блока памяти и выходом дешифратора, вход которого 40

l подключен к выходу первого счетчика, вход которого соединен с третьим выходом блока управления, а выход переполнения первого счетчика подключен к счетному входу втоРого счет- 45 чика, выход которого соединен с управляющим входом первого фильтрующе". го элемента, с вторым адресным входом первого блока памяти и с третьим адресным входом второго блока памяти, 50 выход переполнения второго счетчика подключен к второму управляющему входу блока управления и к входу первого элемента задержки, выход которого соединен с входом сброса суммато55 ра, четвертый выход блока управления подключен к управляющему входу второго ключа, входы которого являются вторым входом устройства, а выход

89 10 соединен с первым входом блока элементов ИЛИ, второй вход которого подключен к выходу третьего счетчика, счетный вход которого соединен с пятым выходом блока управления, вход сброса — к выходу инвертора, а выход переполнения вЂ, к четвертому входу блока управления, первый выход которого соединен с входом инвертора, выход блока элементов ИЛИ подключен к первому адресному входу второго блока памяти, информационный вход третьего блока памяти соединен с выходом второго компаратора, первый информационный вход которого подключен к выходу блока постоянной памяти, а второй информационный вход к выходу сумматора, информационный вход которого соединен с выходом вычитателя, а синхронизирующий входс выходом второго элемента задержки, вход которого соединен с шестым выходом блока управления, седьмой выход которого подключен к входу стирания информации третьего блока памяти и к соответствующему входу элемента ИЛИ-НЕ, а входы установки в

"0" первого и второго счетчиков и второй вход элемента ИЛИ соединены с первым входом устройства, 2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок управления содержит первый и второй триггеры, первый, второй и третий элементы И, первый и второй элементы

ИЛИ, коммутатор и генератор импульсов, установочный вход первого триггера является первым входом блока, вход сброса первого триггера подключен к выходу первого элемента ИЛИ, первый вход которого является четвертым входом блока, седьмым выходом которого является выход первого триггера, подключенный к первому входу первого элемента И и к установочному динамическому входу второго триггера, прямой выход которого соединен с первым входом второго элемента И, второй вход которого подключен к первому входу второго элемента ИЛИ и является третьим входом блока, а выход соединен с первым входом второго элемента ИЛИ, выход которого является третьим выходом блока, инверсный выход второго триггера подключен к второму входу первого элемента И, выход которого является первым выходом блока и подключен к входу генерато11 13 ра импульсов, выход которого является шестым выходом блока и соединен с вторым входом второго элемента ИЛИ, первый выход коммутатора подключен к второму входу третьего элемента И и является четвертым выходом блока, 61589 пятым выходом которого является второй выход коммутатора, первый вход которого соединен с шиной нулевого

5 потенциала устройства а второй вход—

У с входом сброса первого триггера и является вторым входом блока.

1361589

7Вюа

Составитель Т.Ничипорович

Техред А.Кравчук

Редактор И.Николайчук

Корректор А. Ильин

Заказ 6293/50

Тираж 671

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская. наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4