Буферное запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть использовано для построения буферных запоминающих устройств, применяемых в каналах ввода измерительных параметров в системы обработки данных. Целью изобретения является расширение области применения устройства за счет со 05 00 СО о 00

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН р 4 С 11 С 19/00

0ПИСЛНИК ИЗОВГКтКНИя

М А ВТОРСНОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4054955/24-24 (22) 11.04.86 (46) 30.12.87. Бюл. 11 48 (72) В.N. Гриць, В.А. Зубцовский и В.С. Лупиков (53) 681.327(088.8) (56) Авторское свидетельство СССР

У 1024984, кл. G 11 С 9/00, 1982.

Авторское свидетельство СССР

Р 1265860, кл. G 11 С 19/00, 1985.

„„Я0„„1 63308 А1 (54) БУФЕРНОЕ ЗАПОМИНАИ01ЕЕ УСТРОЙСТВО (57) Изобретение относится к вычисли. тельной технике и может быть использовано для построения буферных запоминаюшщх устройств, применяемых в каналах ввода измерительных параметров в системы обработки данных. Целью изобретения является расширение области применения устройства за счет

1363308

1 обеспечения селекции информации на входах устройства отдельно для каждого приемника информации. Устройство содержит накопители 1, — 1„(где п — число приемников информации), каждый из которых разделен на секции

2,-2, (где m - число параметров, упаковываемых в одну ячейку памяти накопителя 1),. счетчики 3„ — 3„ адреса записи, счетчики 4, — 4„ адреса чтения., коммутатор 5, разделенный на секции 6 -6,, регистр 7 данных с .информационными входами 8 -8„,», устройства9 группу коммутаторов 91 -qn с информационными выходами 10,-10„ устройства, коммутатор 11, блок управления выбором накопителя с выходами 12„ — 12„, элементы ИЛИ 14, 15, триггер со входом признака длины " входного слова, две матрицы элементов

И, группу коммутаторов, две группы счетчиков параметров, суммирующие счетчики сдвигов, мультиплексоры, Изобретение относится к вычислительной технике и может быть использовано для построения буферных запо" минающих устройств, применяемых в каналах ввода измерительных параметров в системы обработки данных.

Целью изобретения является расширение области применения устройства за счет обеспечения селекции инфор" мации на входах устройства отдельно для каждого приемника информации.

На фиг. 1-3 показана функциональная схема предложенного устройства; на фиг. 4 — функциональная схема матрицы элементов И; на фиг. 5 — функциональная схема блока управления выбором накопителя; на фиг. 6 — схема коммутатора второй группы1 на фиг.7— функциональная схема блока приема заявок на чтение.

Предложенное устройство (фиг.- 1-3) содержит накопители 1, -1„ (где и число приемников информации, равное числу информационных выходов устройства), каждый из которых разделен на секции 2 — 2, по числу m параметров, упаковываемых в одну ячейку падешифраторы, демультиплексор, счетчики, блок памяти признаков соответствия между номерами m параметров и п приемниками информации, блок приема заявок на чтение со входами чтения устройства. В устройстве совмещаются функции селекции, упаковки и распа- 1 ковки записываемых параметров. Процесс упаковки параметров заключается в том, что при записи в каждый из накопителей 1, -1„ поступающие отдельно параметры формируются в слово. Процесс селекции заключается в том,, что в определенный накопитель 1 записываются только те параметры с входов

8,-8„ устройства, ввод которых необходим в соответствующий приемник,, за которым закреплен этот накопитель

1 в соответствии с признаками, содержащимися в блоке 32 памяти. Распаковка параметров выполняется при чтении их из устройства. 7 ил. мяти кождого из накопителей 1, — 1„, счетчики 3, — 3„ адреса записи, счетчики 4 - 4 адреса чтения, первый коммутатор 5, разделенный на секции бо 6„,, > регистр 7 данных с информационными входами 8 - 8„, устройства, первую группу коммутаторов 9, — 9 > с информационными выходами 10 „ — 10„ устройства, второй коммутатор 11 с информационными входами 12., — 1?„, блок 13 управления выбором накопителя,.первый 14 и второй 15 элементы

ИЛИ, первый триггер 16. На фиг. 2 обозначены вход 17 признака длины входного слова и вход 18 признака операции устройства.

Устройство содержит также первую матрицу 19 элементов И с выходами

20, — 20„, вторую группу коммутаторов

21, — 21„,первую группу счетчиков

22, — 22„ параметров, суммирующие счетчики 23, — 23 „ сдвигов со счетными входами 24, — 24» первый 25 и второй 26 мультиплексоры, первый 27 и второй 28 дешифраторы, демультиплексор 29, первый счетчик 30 с разрядз 13633 ными выходами 31, блок 32 памяти признаков соответствия с информационными выходами 33, элемент И 34 с выходом

35, второй триггер 36. На фиг. 2 обозначены первый вход 37 синхронизации и вход 38 записи устройства.

Устройство содержит также вторую матрицу 39 элементов И с выходами

40, — 40„, блок 41 приема заявок на чтение с входами 42, — 42 чтения устройства, вторую группу счетчиков

43„ — 43„ параметров, вычитающие счетчики 44, — 44 сдвигов со счетными входами 45, — 45„, третий 46 и

15 четвертый 47 мультиплексоры, третий

48 и четвертый 49 дешифраторы, третий элемент. ИЛИ 50 с выходом;51, второй счетчик 52 с разрядными выходами

53 и вторым входом 54 синхронизации устройства, четвертый 55 и пятый 56 элементы ИЛИ.

На фиг. 1 обозначены входы 57 -57 кода номера информационного входа устройства, входы 57,, — 57 кода

25 номера приемника информации, где р — 1 = 1оп n — - число разрядов, необходимых для кодирования в двоичном коде числа и приемников информации, входы 58 и 59 признаков соответствия между номерами информационных входов устройства и приемников информации.

Каждая из матриц 19 и 39 (фиг. 4) элементов И содержит элементы И 60.

Блок 13 управления выбором нако- 35 пителя (фиг. 5) содержит элементы

И-ИЛИ 61i — 61„ и элемент ИЛИ 62.

Каждый из коммутаторов 21, — 21„ (фиг. 6) содержит элемент И 63 и элемент И-ИЛИ 64. 40

Блок 41 приема заявок на чтение (фиг.7) содержит дешифратор 65, элементы И 66 — 66„, триггеры 671 -67„; и триггеры 68 i, 68„.

Позициями 69 и 70 обозначены пер- 45 вый и второй выходы триггера 16, соответственно.

Устройство . работает следующим образом.

Перед началом работы сбрасываются 50 счетчики 3 — 3 » 4, — 4„, 22„- 22„, 23 4 23»,» 30» 43(43п» 44 — 44 (фиг. 1-3) и триггеры 67, — 67„ и

68 — 68 „ (цепи сброса не показаны), в блок 32 по входам 57-59 заносятся данные, определяющие, информацию от какого из входов 8 о — 8,, необходимо вводить в каждый приемник (что обеспечивает селекцию записываемых

08 в устройство параметров), на вход 17 подается сигнал, устанавливающий единичный уровень на выходе 69 триггера 16 при записи данных, содержащих информацию об одном параметре; поступающим по входам 8,, и нулевой уровень — при записи данных, содержащих информацию о нескольких параметрах, 1 поступающих по входам 8„ — 8,„, (на фиг. 1 показан случай записи четырех параметров). Таким образом, устройство работает в следующих режимах: запись с упаковкой выделенных параметров, запись выделенных упакованных параметров, выдача выделенных упакованных параметров соответствующему приемнику.

Информация, поступающая на входы

8, — 8 (фиг. 1) устройства от инфор-. мационных каналов, может быть представлена двумя форматами: упакованным, когда от информационных каналов в каждом слове поступают на входы 8 данные о нескольких параметрах (в данном примере о четырех), упакованных в слово, и неупакованным, когда на информационные входы 8 поступают данные об одном параметре.

Процесс упаковки заключается в том, что при записи в накопитель 1 неупакованные параметры последовательно записываются в каждую секцию

2 накопителя 1, т.е. упаковываются в накопителе 1 до полного слова, что позволяет рационально использовать объем памяти накопителей 1. При этом осуществляется запись данных без предварительного очищения ячейки памяти накопителя 1.

Рассмотрим режим записи с упаковкой вьщеленных параметров, который выполняется при наличии единичного сигнала на выходе 69 триггера 16, нулевого сигнала, соответствующего режиму записи для накопителей 1, на входе 18 и заявки на запись на входе 38.

Информация поступает в устройство по входам 8О. Сигнал заявки на запись на входе 38 заносит информацию в регистр 7 и устанавливает триггер 36 в состояние, разрешающее прохождение управляющей частотной последовательности с входа 37 через элемент И 34 на вход счетчика 30. Передним фронтом сигнала на выходе элемента И 34 на выходе счетчика 30 устанавливается соответствующий первому приемнику сывает триггер 36 в исходное состояние.

Рассмотрим режим записи выделенных упакованных параметров, который осуществляется при наличии нулевого сигнала на выходе 69 триггера 16, заявки на запись йа входе 38 и нулевого признака операции "Запись" на входе 18. Информация поступает на входы 8, — 8

Процесс селекции (выделения) параметров заключается в том, что в определенный накопитель 1 записывается информация только от тех информационных входов 8 — 8,„,, ввод которых необходим соответствующему приемнику, за которым закреплен этот на-. копитель 1 в соответствии с призна ками соответствия, содержащимися в блоке 32.

Сигнал на входе 38 заносит информацию в регистр 7 и устанавливает триггер 36 в состояние, соответствующее записи. Далее устройство работает аналогично предыдущему режиму до момента подключения демультиплексором 29 единичного сигнала с выхода

33 блока 32 к входу соответствующего коммутатора 2!, который изменяет содержимое одноименного счетчика 3, и одноименного счетчика 23, который обеспечивает каждый раз сдвиг входного слова в коммутаторе 5 на длину одного параметра. Блок 13 формирует сигналы на всех выходах 12, — 1?„ так как на входе 70 элемента ИЛИ 62 (фиг. 5) присутствует единичный сигнал.

Режим чтения выделенных упакованных параметров выполняется независимо от состояния триггера 16 при наличии единичного сигнала, соответствующего операции чтения для накопителей 1, на входе 18 и заявок на чтение на входах 42, — 42„. Сигнал на входе 18 обеспечивает формирова" ние блоком 13 сигналов "Разрешение выбора" на всех выходах 12 (— 12„, так как на одном из входов элемента

ИЛИ 62 присутствует единичный сигнал с входа 18. Управляющая частотная последовательность с входа 54 (фиг.3 поступает на вход счетчика 52, и код с его выхода поступает на управляющие входы мультиплексоров 46 и 47, а через элемент ИЛИ 15 на вход коммутатора 11, а также на вход дешифра тора 65 (фиг. 7).

5 1 363308

6 информации код, который поступает на управляющие входы демультиплексора 29 и мультиплексоров 25 и 26, а через элемент ИЛИ 15 — на вход 31

5 коммутатора 11 и на вход элемента

ИЛИ 56, при этом на входе элемента

ИЛИ 55 установлен код с выхода регистра 7, определяющий номер входа устройства, информация от которого 10 записана в регистр 7. Задним фронтом сигнала на выходе элемента И 34 происходит считывание признаков из блока 32. Если информация на входе 80 подлежит вводу в данный приемник, то на выходе 33 блока 32 устанавливается единичный уровень, который демультиплексором 29 подключается к входу коммутатора 21;, передается на вход счетчика 22, и изменяет его содержи- 20 мое, что обеспечивает формирование сигнала на выходе матрицы 19. Сигнал с выхода 33 поступает также на входы записи накопителей 14 — 1„, а через элемент ИЛИ 14 — на вход коммутатора

11 и разрешает прохождение сигналов с выхода 12,блока 13 на входы разрешения выбора первого накопителя 1, .

Формирование сигналов на выходах матрицы !9 позволяет осуществлять З0 сдвиг входной информации из секции

6 в секцию 6, и одновременно подавать в нужную секцию 2 сигнал

Разрешение выбора", что обеспечивает упаковку входных параметров в 35 ячейке накопителя 1,. При возникновении сигнала переноса на выходе счетчика 22, коммутатор 21, сигналом на входе 24, измейяет содержимое счетчика 23, и счетчика 3„, тем самым 10 обеспечивается упаковка входных данных в следующие ячейки памяти накопителя 1 и сдвиг на длину одного гараметра относительно предыдущей ячейки.

Если информация на входе 8, не требует ввода в первый приемник информации, то на выходе 33 блока 32 уста-.: навливается нулевой уровень и записи в накопитель 11 не происходит.

Передним фронтом второго сигнала 50 на выходе элемента И 34 на выходе счетчика 30 устанавливается код, соответствующий второму приемнику ин- формации, и далее устройство работает аналогично рассмотренному выше случаю.

Когда счетчик 30 досчитывает до значения и выставляется признак переноса на его выходе, который сбра7

Триггер 67; (где 1 i n) устачавливается в единицу, если установлен одноименный триггер 68; сигналом с входа 42;, при этом сигнал с выхо. да триггера 67, проходит через одноименный элемент И 66, сбрасывает триггер 68, изменяет состояние одноименного счетчика 43 (фиг. 3) и, проходя через элементы ИЛИ 50 и 14, по-. )0 ступает на вход коммутатора 11 и разрешает прохождение сигналов с соответствующего выхода 12 > — 12 „ блока

13 на входы разрешения выбора соответствующего накопителя 1. Изменение 15 состояния счетчика 43 обеспечивает формирование сигналов на выходах матрицы 39, тем самым подключая к входам соответствующего коммутатора 9 соответствующую секцию 2 выбранного 20 накопителя 1. Сигнал переноса счет-. чика 43 изменяет состояние одноимен, ного счетчика 44, что обеспечивает обратный сдвиг параметров при переходе от ячейки к ячейке и сдвиг адре- 5 са чтения счетчиком.

136330

Формула изобретения

Буферное запоминающее устройство, содержащее и накопителей, где и число приемников информации, и счет- чиков адреса записи, и счетчиков адреса чтения, первую и вторую группы по и счетчиков параметров, и сумми- 35 рующих счетчиков сдвигов> и вычитающих счетчиков сдвигов, первый коммутатор, блок управления выбором нако-,, пителя, первый триггер, первую и вторую матрицы элементов И, дешифраторы 40 с первого по четвертый и две группы по и коммутаторов в каждой, причем выходы коммутаторов первой группы являются информационными выходами устройства, выходы каждого из счет- 45 чиков адреса записи и счетчиков адреса чтения подключены к,адресным входам соответствующего накопителя, выходы и информационные входы которого соединены соответственно с информа- 50 ционными входами соответствующего коммутатора первой группы и с выходами первого коммутатора, выходы первого и второго дешифраторов подключены соответственно к входам столбцов и строк первой матрицы элементов

И, выходы которой соединены с управляющими входами первого коммутатора и входами сигналов выбора накопителя блока управления выбором накопителя, вход признака неупакованного слова которого подключен к первому выходу первого триггера и первым управляющим входам коммутаторов второй группы, вторые управляющие входы которых соединены с вторым выходом первого триггера и входом признака упакованного слова блока управления выбором нако-: .пителя, установочный вход которого является входом признака операции устройства, входом признака длины входного слова устройства является вход установки в "1" первого триггера, первый выход каждого из коммутаторов второй группы соединен со счетным входом соответствующего .счетчика, параметров первой группы, выход переноса которого подключен к первому информаци" онному входу соответствующего коммутатора второй группы, второй выход которого соединен со счетными входами соответствующих счетчика адреса записи и суммирующего счетчика сдвигов, выходы третьего и четвертого дешифраторов подключены соответственно к входам столбцов и строк второй матрицы элементов И, выходы которой соединены с управляющими входами коммутаторов первой группы, выходы переноса каждого из счетчиков параметров второй группы подключены к счетным входам соответствующего счетчика адреса чтения и вычитающего счетчика сдвигов, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства за счет обеспечения селекции информации на входах устройства отдельно для каждого приемника информации, в него введены регистр данных, второй коммутатор, блок памяти признаков соответствия,. демультиплексор, мультиплексоры с первого по четвертый, первый и второй счетчики, второй триггер, элементы ИЛИ с первого по пятый, элемент И и блок приема заявок на чтение, информационные входы которого являются входами чтения устройства, входом записи которого являются объединенные установочный вход второго триггера и управляющий вход регистра данных, информационные входы которого являются информационными входами устройства, причем выходы регистра данных соединены с информационными входами первого коммутатора, одни из выходов регистра данных подключены к одним

1363 из входов четвертого элемента ИЛИ, выход которого соединен с первым адресным входом блока памяти признаков соответствия, информационные выходы которого подключены к входам записи накопителей, информационным входам демультиплексора и одним из входов первого элемента ИЛИ, выход которого соединен с первым управляющим входом второго коммутатора, выходы которого подключены к входам разрешения записи и чтения накопителей, информационные входы и второй управляющий вход второго коммутатора соединены соответственно с выходами блока управления выбором накопителя и с выходом второго элемента ИЛИ, один из входов которого, один из входов пятого эле- мента ИЛИ, управляющие входы демультиплексора, первого и второго мультиплексоров подключены к разрядным выходам первого счетчика, выход переноса и счетный вход которого соединены соответственно с входом сброса второго триггера, с выходом элемента И и входом чтения блока памяти признаков соответствия, второй адресный вход которого подключен к выходу пятого элемента И, другие входы четвертого и пятого элементов ИЛИ являются соответственно входами кода номера информационного входа устройства и входами кода номера приемника информации, входы записи и входы данных блока памяти признаков соответствия

308 10 являются входами признаков соответствия между номерами информационных входов устройства и приемников инфор5 мации выходы демультиплексора соедиЭ иены с вторыми информационными входами коммутаторов второй группы, входы первого и второго дешифраторов подключены соответственно к выходам пер1р вого и второго мультиплексоров, информационные входы которых соединены соответственно с выходами счетчиков параметров первой группы и суммирующих счетчиков сдвигов, выходы второ15 го счетчика подключены к другим входам второго элемента ИЛИ, управляющим входам третьего и четвертого . мультиплексоров и блока приема заявок . на чтение, выходы которого соединены

gp с входами третьего элемента КЛИ и счетными входами. счетчиков параметров второй группы, выходы которых подклю» чены к информационным входам третьего мультиплексора, выходы которого

25 соединены с входами третьего дешифратора, информационные входы и выходы четвертого мультиплексора подключены соответственно к выходам вычитающих счетчиков сдвигов и к входам четвер3р того дешифратора, выход третьего элемента ИЛИ соединен с другим входом первorо элемента ИЛИ, счетный вход второго счетчика и второй вход элемента И являются вхо35 дами синхронизации устройсr

Фиг.2

1363308Фиг,3

1363308

От 19 44 хил иО

Шиии ЖРбЖ нО тЕнОР

Фие.?

Составитель Т. Зайцева

Редактор Л. Веселовская Техред Л.Олейник Корректор А. Зимокосов

Заказ 6369/45

Тираж 588 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство 

 

Похожие патенты:

Изобретение относится к вычислительной и информациенной технике и может быть использовано в системах обработки и визуальной индикации изображений

Изобретение относится к вычис- .лительной технике и может быть использовано в качестве буферного запоминающего устройства систем ввода информации многоканальных измерительных комплексов

Изобретение относится к вычислительной технике и может быть использовано в качестве буферного запоминающего устройства систем обработки

Изобретение относится к вычислительной технике и может быть использовано при построении асинхронных устройств приема и хранения информации

Изобретение относится к вычислительной технике и может быть использовано , например, при построении линий задержки для цифровых фильтров

Изобретение относится к автоматике и вычислительной технике и используется для построения распределителя уровней, являясь усовершенствованием изобретения по а.с

Изобретение относится к электронной цифровой технике и может быть использовано при разработке новых интегральных микросхем среднего уровня интеграции

Изобретение относится к электронной технике, в частности к микроэлектронике , и может быть использовано в качестве кольцевых сдвигающих регистров, регистров развертки, генераторов импульсов сканирования

Изобретение относится к вычислительной технике и может быть использовано при построении систем хранения информации

Изобретение относится к вычислительной технике и может быть использовано в различных цифровых устройствах, работающих в условиях воздействия помех

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления, работающих в условиях воздействия помех

Изобретение относится к сдвиговым регистрам, включающим в себя множество каскадированных ступеней, каждая из которых имеет входной вывод и выходной вывод

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств и устройств диагностирования

Изобретение относится к устройству обращения циклического сдвига и/или обращенного перемежения данных

Изобретение относится к программируемому материалу памяти и к ячейке памяти, содержащей указанный материал памяти, в частности к тонкопленочной ячейке памяти

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных автоматических управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики
Наверх