Устройство для преобразования кода

 

Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах с кодами Фибоначчи и кодами золотой пропорции. Целью изобретения является расширение области применения за счет преобразования прямого кода в дополнительный. Устройств9 в каждом разряде содержит первый - третий элементы ИЛИ 2-4, первый - восьмой элементы И 5-12, первый и второй элементы НЕ 13 и 14, регистр 1Ь, первый - пятый информационные входы 16-20 разряда, управляющий вход 21 разряда. 1 ил. (Я

А1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

9,Я0,» (51) 4 Н 03 М 13/12

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

/л у

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4018787/24-24 (22) 29.01.86 (46) 15.01.88. Бюл. Б 2 (71} Киевский политехнический институт им, 50-летия Великой Октябрьской социалистической революции (72) Г.М. Луцкнй, Т.А. Блинова, ° С.В. Дрофа и А.К. Талаев (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 1137460, кл. G 06 F 7/49., 1983. (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ

КОДА (57) Изобретение относится к вычис-. лительной технике и может быть ис" пользовано в вычислительных устройствах с кодами Фибоначчи и кодами

"золотой пропорции". Целью изобретения является расширение области применения за счет преобразования прямого кода в дополнительный. Устройство в каждом разряде содержит первый " третий элементы ИЛИ 2-4, первый— восьмой элементы И 5-12, первый и второй элементы НЕ 13 и 14, регистр

15, первый — пятый информационные входы 16-20 разряда, управляющий вход

2l разряда. 1 ил.

1367166

Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах с кодами Фибоначчи и кодами "золотой пропорции".

Цель изобретения — расширение об" ласти применения путем преобразования прямого кода в дополнительной.

На чертеже представлена схема 10 предлагаемого устройства.

Устройство в каждом разряде 1,...

1;...1„, содержит первый — третий элементы ИЛИ 2-4, первый — восьмой элементы И 5-12, первый и второй элементы НЕ 13 и 14, регистр 15, первый — пятый информационные входы

16-20 разряда, управляющий вход 21 разряда.

Устройство работает следующим образом.

Устройство выполняет перевод из прямого кода в дополнительный код чисел, представленных или в "золотом" l-коде, или в 1-коде Фибоначчи. 25

При этом операнды представлены в минимизированной форме, содержащей не более двух единиц подряд. Операция выполняется в неавтономном режиме вычислений, т.е. операнды и результаты поступают поразрядно со старших раз- . рядов. Разряды результата можно использовать по мере их вычисления, не. дожидаясь завершения операции перевода. Для получения дополнительного

35 кода все разряды операнда инвертиру" ются (если число отрицательное) и производится последовательная свертка разрядов, начиная со свертки разрядов,с весом oL, и Ы,» в разряд с весом (»(,, вместо прибавления едини-(»»- ) цы в разряд с весом а,, учитывая чтоec = (,- + М- "" =(Ы "") +

» I

+ »»(" 1) + ы ("".), производится приписывание единиц к записи кода с по45 следующей сверткой. После приписывания единиц (»(,,(" n и (»L,<" ) и свертки

- (»»-») в разряде с весом sL, должен быть нуль, поэтому к коду может быть при- (»»+») писана вторая единица М, I 5р

Устройство работает следующим образом.

Пусть необходимо представить в док полнительном коде число А„„=, Е a„»»(,, к»

Устройство содержит n + 5 разрядов с номерами К 0,1,2,..., и + 4. На управляющий вход нулевого разряда устройства подается знаковый разряд операнда а,, на остальные входы этого разряда подаются нули. На вход 20

К-го разряда устройства (К=1,2,...,n) подается. соответствующий разряд операнда а„. На входы 20 (и+1)-го и

Ъ (и+2)-го разрядов устройства подается "0", на входы 18 (и+3)-ro u (и+4)-го разрядов устройства подается знаковый разряд операнда а,. Знаковый разряд а, подается также на вход 18 (и+3)-го разряда устройства.

Пример. Рассмотрим работу

К-го (K=O,!,2,..., n+4) разряда.

Пусть на К-м такте осуществляется прием К-го разряда операнда а„ на вход 18 пятого разряда регистра 15.

Одновременно из предыдущего (k-1)-го разряда устройства на входы первого и второго разряда регистра 15 поступает соответственно два разряда результата S „ и S< », на .входы третьего и четвертого разрядов регистра

15 поступают соответственно два разк-» ряда промежуточного результата S „ к-» и S (в зависимости от нижнего индекса обозначения определяется вес разряда: верхний индекс означает номер разряда устройства, в котором был вычислен разряд промежуточного результата), на вход шестого разряда регистра 1 поступает управляющий сигнал. Если управляющий сигнал имеет единичное значение элементов И

9 и 10 и элемента ИЛИ 4, производится инвертирование разряда операнда

a„, если, управляющий сигнал имеет нулевое значение, инвертирование не,:" происходит. С помощью элемента НЕ 14 элементов И 8, 11, 12 и элемента ИЛИ

3 производится, если это возможно, свертка разряда операнда и разрядов промежуточного результата S„, и

«»

Ь к-z (т,е. замена единиц с весами к- „к-з - )

После первой свертки производится вторая свертка полученного разряда с весом о(- и разрядов результата

S „и S (» q с помощью элемента НЕ 13, элементов И 5-7 и элемента ИЛИ 2 °

При этом с выхода элемента ИЛИ 2 снимается (k-4)-й разряд дополнительного кода числа А.

На следующем (k+1)-м разряде сигналы с выходов соответствующих элементов К-ro разряда устройства передаются на соответствующие входы (k+1)-ro разряда устройства.

Указанные преобразования повторяются для каждого разряда конвейерно1367166

Составитель О. Неплохов

Редактор С. Лисина Техред Л.Сердюкова Корректор М. Пожо

Заказ 6850/55

Тираж 928 Подписное

ВНИИПИ Государственного комитета СССР.по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г,ужгород, ул.Проектная,4

ro преобразователя. С информационного выхода третьего разряда устройства снимается старший знаковый разряд, с информационного выхода четвер-

5 того разряда снимается младший знаковый разряд дополнительного кода, с информационного выхода пятого разряда снимается старшая цифра результата и т.д., с информационного выхода (и+4)-го разряда устройства снимается последний и-й разряд дополнительного кода числа А. Таким образом, дополнительный код и-разрядного (не считая знака) числа формируется за и+5 тактов. При этом на каждом такте может начинаться обработка нового операнда. Положительное число в конвейерном преобразователе прямого кода в дополнительный не подвергается никаким операциям, кроме свертки. формула изобретения

Устройство для преобразования ко- 26 да, содержащее в каждом разряде регистр, первый - седьмой элементы И, элементы ИЛИ, входы первого — пятого разрядов регистра являются соответственно первым — пятым информационны30 ми входами данного разряда, вход шестого разряда .регистра является управляющим входом разряда, прямой выход первого разряда регистра соединен с первым входом первого элемента ИЛИ, прямой выход второго разряда регистра соединен с первыми входами первого и второго элементов И, выход пер- . вого элемента И соединен с вторым входом первого элемента ИЛИ, выход второго элемента И соединен с инфор40 мационным входом следующего разряда устройства, инверсный выход второго разряда регистра соединен с первым входом третьего элемента И, выход четвертого элемента И соединен с первым входом второго элемента ИЛИ, прямой выход шестого разряда регистра соединен с управляющим входом следующего разряда устройства и с первым входом пятого элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, инверсный выход шестого разряда регистра соединен с первым входом шестого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, о тл и ч а ю щ е е с я тем, что, с целью расширения области применения за счет преобразования прямого кода в дополнительный, в него введены элементы НЕ и восьмой элемент И, прямой выход третьего разряда регистра соединен с вторым входом второго элемента ИЛИ, выход которого соединен с вторыми входами первого и

:третьего элементов И и входом первого элемента НЕ, выход которого соединен с вторым входом второго элемента И, прямой выход четвертого разряда регистра соединен с первыми входами четвертого и седьмого элементов И, инверсный выход четвертого разряда регистра соединен с первым входом восьмого элемента И, выход третьего элемента ИЛИ соединен с вторым входом четвертого и восьмого элементов И и входом второго элемента НЕ, выход которого соединен с вторым входом седьмого элемента И, выход первого элемента ИЛИ является соответствующим информационным выходом устройства, выходы третьего и восьмого элементов И соединены соответственно с вторым и четвертым информационными входами следующего разряда, выход седьмого элемента И каждого разряда, кроме предпоследнего, соединен с третьим информационным входом следующего разряда, третий информационный вход последнего разряда объединен с его управляющим входом.