Устройство для контроля дешифраторов

 

Изобретение относится к вычислительной технике, а именно к устройствам диагностики, и может быть использовано для контроля правильности функционирования дешифраторов. Устройство, имея простое конструктивное выполнение, обладает повышенными функциональными возможностями. Устройство для контроля дешифраторов содержит элементы ИЛИ 1,6,7 и 8 и элементы МАЖОРИТАРНОСТЬ 2 - 5. 1 ил.

Изобретение относится к вычислительной технике, а именно к технике диагностики, и может быть использовано для контроля правильного функционирования логических блоков, в частности дешифраторов. Целью изобретения является повышение функциональной надежности устройства за счет упрощения его схемы. На чертеже представлена функциональная схема устройства. Устройство для контроля дешифраторов содержит первый элемент ИЛИ 1, первый, второй, третий и четвертый элементы МАЖОРИТАРНОСТЬ 2-5, второй, третий и четвертый элементы ИЛИ 6-8. На чертеже позициями 9 и 10 обозначены соответственно входы и выходы устройства. Элементы МАЖОРИТАРНОСТЬ 3-5 обеспечивают контроль появления логической единицы более, чем на одном из своих входов. Появление логической единицы на входах более, чем одного из элементов МАЖОРИТАРНОСТЬ 3-5, контролируется с помощью элемента МАЖОРИТАРНОСТЬ 2. На выходе элемента ИЛИ 1 формируется сигнал ошибки. При правильной работе контролируемого дешифратора логическая единица появляется только на одном входе одного из элементов 3-5. При этом на их выходах, как и на выходе 10 сигнал, ошибки отсутствует.

Формула изобретения

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДЕШИФРАТОРОВ, содержащее первый элемент ИЛИ, выход которого является выходом устройства, отличающееся тем, что, с целью повышения функциональной надежности устройства за счет упрощения его схемы, в него введены элементы МАЖОРИТАРНОСТЬ и второй, третий и четвертый элементы ИЛИ, выходы второго, третьего и четвертого элементов ИЛИ соединены с соответствующими входами первого элемента МАЖОРИТАРНОСТЬ, выходы первого, второго, третьего и четвертого элементов МАЖОРИТАРНОСТЬ соединены с соответствующими входами первого элемента ИЛИ, одноименные входы вторых элементов ИЛИ и МАЖОРИТАРНОСТЬ и четвертых элементов ИЛИ и МАЖОРИТАРНОСТЬ объединены и являются соответствующими входами устройства.

РИСУНКИ

Рисунок 1