Устройство для вычисления функций

 

Изобретение может быть применено н специализированных цифровых процессорах при вычислении тригонометрии ческих и экспоненциальных функций. LW .Целью изобретения является расширение класса решаемых задач за счет возможности вычисления экспоненциальной функции комплексного переменного. Устройство содержит первый 1, второй 2, третий 3, четвертый 4 регистры, первый 5, второй 6, третий 7, четвертый В, пятый 9 сумматоры-вычитатели, вычитатель 10, первый 11 и второй 12 сдвигатели, блок 13 памяти арктан генсных констант, блок 14 памяти логарифмических констант, блок 15 синхронизации . Вычисление осуществляется на основе модифицированного итерационного алгоритма Волдера за счет выбора оператора изменения модуля вектора на каждом шаге вычисления. 2 ил. / р k Фие/

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

А1 (193 SU (1О дц 4 G 06 F 7/548

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ",1 :. "!

Ъ|ьЛ"(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИЙ (57) Изобретение может быть применено н специализированных цифровых процессорах при вычислении тригонометрических и экспоненциальных функций.

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ (21) 4100612/24-24 (22) 11.08.86 (46) 15.02.88. Бюл. и 6 (71) Кировский политехнический институт (72) А.Н.Чуватин (53) 681.325 (088.8) (56) Авторское свидетельство СССР

Ф 1015375, кл. С 06 F 71544, 1981.

IREE Trans. cn Comput, 1974, Ч 23.

9 10. р. 993-1001.

Целью изобретения является расширение класса решаемых задач за счет возможности вычисления экспоненциальной функции комплексного переменного.

Устройство содержит первый 1, второй

2, третий 3, четвертый 4 регистры, первый 5, второй 6, третий 7, четвертый 8, пятый 9 сумматоры-вычитатели, вычитатель 10, первый 11 и второй 12 сдвигатели, блок 13 памяти арктан" генсных констант, блок 14 памяти логарифмических констант, блок 15 синхронизации. Вычисление осуществляется на основе модифицированного итерационного алгориТма Волдера за счет выбора оператора изменения модуля вектора на каждом шаге вычисления.

2 ил.

1374219Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях.

Целью изобретения является расширение класса решаемых задач sa счет возможности вычисления экспоненциальной функции комплексного переменного.

На фиг.1 представлена функциональ- 1р ная схема устройства; на фиг.2 — пример реализации блока синхронизации.

Устройство содержит первый, второй, третий и четвертый регистры 1-4, первый, второй, третий, четвертый и пятый сумматоры-вычитатели 5-9, вычитатель 10, первый и второй сдвигатели 11 и 12, блок 13 памяти арктангенсных констант, блок 14 памяти логарифмических констант, блок 15 синх- 20 ронизации, выходы 16 информационных разрядов первого регистра, вход 17 первого операнда первого сумматоравычитателя, выходы 18 информационных, разрядов второго регистра, вход 19 первого операнда второго сумматоравычитателя, выходы 20 информационных разрядов третьего,.регистра, вход 21 первого операнда третьего сумматоравычитателя, выходы 22 информационных разрядов четвертого регистра, вход

23 уменьшаемого вычитателя, выход 24 первого сумматора-вычитателя, информационный вход 25 первого регистра, выход 26 второго сумматора-вычитателя, вход 27 первого операнда четвертого сумматора-вычитателя, выход 28 четвертого сумматора, информационный .вход 29 второго регистра, выход 30 третьего сумматора-вычитателя, вход 4р

31 первого операнда пятого сумматоравычитателя, выход 32 пятого суммато" ра-вычитателя, информационный вход

33 третьего регистра, выход 34 вычитателя, информационный вход 35 четвертого регистра, информационный вход

36 первого сдвигателя, выход 37 первого сдвигателя, вход 38 второго операнда второго сумматора-вычитателя, вход 39 второго операнда пятого сумматора-вычитателя, информационный вход 40 второго сдвигателя, выход 41 второго сдвигателя, вход 42 второго операнда третьего сумматора-вычитателя, вход 43 второго операнда четвертого сумматора-вычитателя, выход 44 блока памяти арктангенсных констант, вход 45 второго операнда первого сумматора-вычитателя, выход 46 блока памяти логарифмических констант, вход

47 вычитаемого вычитателя, тактовый выход 48 блока синхронизации, синхронизирующйе входы 49-52 соответственно первого, второго, третьего и четвертого регистров, вход 53 стробирования выборки блока памяти арктангенсных констант, вход 54 стробирования выборки блока памяти логарифмических констант, выход 55 номера итерации блока синхронизации, первый адресный вход 56 блока памяти арктангенсных констант, первый адресный вход 57 блока памяти логарифмических констант, входы 58 и 59 управления величиной сдвига соответственно первого и второго сдвигателей, выход 60 знакового разряда первого регистра, входы 61-63 выбора кода операции соответственно первого, четвертого и пятого сумматоров-вычитателей, выход

64 знакового разряда четвертого регистра, входы 65,66 выбора кода операции соответственно второго и третьего сумматоров-вычитателей, вторые адресные входы 67 и 68 соответственно блока. памяти арктангенсных констант и блока памяти логарифмических констант. Блок синхронизации содержит генератор 69 синхроимпульсов, счетчик

70, схему 71 сравнения, триггер 72 и элемент И73.

Устройство работает следующим образом.

Введем следующие обозначения:

Ag,В,С,Эр — переменные алгоритма . для обозначения соответственно угла, ординаты, абсциссы, логарифма коэффициента удлинения модуля вектора на 1-м шаге;

E 6 t -1,+t% - оператор направления поворота вектора на

Г

-м шаге

Р б -1 +1 " оператор направления изменения модуля вектора на 1-м шаге;

1 — сквозной номер шага от начала вычислений;

k — - номер выполняемой итерации. (1+1)/2 для нечетных 1; (1/2 для четных 1;

n + 2 — разрядность устройства; и — 1 — количество разрядов в дробной части числа, количество выполняемых итераций с двойными шагами.

1374219

На каждой итерации вырабатываются два синхросигнала. Под воздействием каждого синхросигнала реализуется один шаг алгоритма.

Режим работы (сложения или вычитания) первого 5, четвертого 8 и пятого

Область определения фукнции:

0 /Х/а 1;

0 а П/ и /2, Область значения функции:

0 /e".cos(Y)/6е 3

0< (e"; sin(Y) / e .

Устройство реализует следующий алгог х ЗУ ритм .вычисления функции e = с

= e" cos(Y)+je - sin(Y) комплексного переменного Z=X+jY:

А =1 ю

В =0

Ф

С =1 ! 1

Dl=x. 15

Интерации

Е(=ЗНАК/А /;

Р(=ЗНАК /Dg/;

Ар+,=А -E

В „=В +Е С(2 "+P(B)2 "

С +, =С -Е В 2 +Pp В 2 " где 1=1,2,...,2(n-1);

1(1+1)/2 для нечетных 1; (1/2 для четных 1.

Результаты

2 (и+!)+ 1

С„„,,„= е" ();

В,,„„„= О.

В исходном положении в регистрах находятся следующие данные: в первом регистре 1 — мнимая составляющая Y комплексного аргумента Z;. во втором регистре 2 — число 0; в третьем регистре 3 — число 1; в четвертом регистре 4 — действительная составляющая

Х комплексного аргумента Z, Блок 15 синхронизации вырабатывает распределенную во времени последова40 тельность сигналов на своих выходах: на тактовом выходе 48 формируется последовательность синхросигналов, подаваемых на синхронизирующие входы

49-52 соответственно первого 1, второго 2, третьего 3 и четвертого 4 регистров и на входы стробирования выборки 53, 54 соответственно блока

13 памяти арктангенсных констант и блока 14 памяти логарифмических констант; на выходе 55 формируется пос- 50 ледовательность номеров выполняемых итераций.

9 сумматоров-вычитателей задается сигналом с выхода 60 знакового разряда первого регистра 1. Pежим работы (сложения или вычитания) второго 6 и третьего 7 сумматоров-вычитателей задается сигналом с выхода 64 знакового разряда четвертого регистра.

Этот же сигнал управляет выбором соответствующей логарифмической константы в блоке 14 памяти логарифмических констант и арктангенсной константы в блоке 13 памяти арктангенсных констант °

Предыдущее значение угла вектора

А и арктангенсная константа поступают соответственно из первого регистра

1 и блока 13 памяти арктангенсной константы в .первый сумматор-вычитатель 5, где формируется новое значение угла вектора А „, которое фиксируется в первом регистре 1.

Предыдущее значение логарифма коэффициента удлинения модуля вектора

D< и логарифмическая константа поступают соответственно из четвертого регистра 4 и блока 14 памяти логарифмических констант в вычитатель 10, где формируется новое значение логарифма коэффициента удлинения модуля вектора В „, которое фиксируется в четвертом регистре 4.

В соответствии с номером выполняемой итерации в первом 11 и втором 12 сдвигателях выполняется сдвиг предыдущих значений соответственно ординаты Во и абсциссы С вектора íà Е разрядов вправо, т.е..на выходах первого

11 и второго 12 сдвигателей формиру=K ются величины соответственно В 2

-к и С . 2 . Предыдущее значение орди- . наты вектора В, ее приращения В 2. :

K и С 2 поступают соответственно из первого регистра 1, первого 11 и второго 12 сдвигателей в цепь, состоящую из второго 6 и четвертого 8 сумматоров-вычитателей, в результате в четвертом сумматоре-вычитателе 8 формируется новое значение ординаты вектора В,, которое фиксируется во втором регистре 2. Предыдущее значение абсциссы вектора С, ее приращения С . 2 и В 2 поступают соответственно из второго регистра 2 и второго 12 и первого 11 сдвигателей в цепь, состоящую из третьего 7 и пятого 9 сумматоров-вычитателей, в результате в пятом сумматоре-вычитателе 9 формируется новое значение

1374219 абсциссы вектора С „, которое фиксируется в третьем регистре 3.

После выполнения и-1 итераций с двойными шагами в регистрах зафикси5 рованы Следующие результаты: в первом регистре 1 — А („,1, =О; во втором регистре 2 — В <„,1„=

= e sin(Y)-, в третьем регистре 3 †.С („,1+, = 1p

= e" cos(Y) в четвертом регистре 4 — D (,)+ =0.

Блок синхронизации работает следующим образом.

По сигналу "Пуск" триггер 72 уста-15 навливается в состояние "1", а в счетчик 70 записывается число 2. Поскольку триггер 72 установлен в состояние

"1", то синхроимпульсы с выхода генератора 69 через элемент И73 поступают 2р на тактовый выход 48 блока синхронизации и на счетный вход счетчика 70, который ведет подсчет синхроимпульсов, т.е. количества выполняемых шагов алгоритма. 25

За исключением младшего разряда, выходы счетчика 70 соединены с выходами 55 номера итераций блока синхронизации, предназначенными для выдачи номера k выполняемой итерап "è. В результате каждой паре синхр- импульсов на тактовом выходе 48 соответствует один номер k итерации,,т.е. итерациИ выполняются с двойными шагами.

После выполнения и-1 итераций с дцойными шагами, т.е. когда число в

35 счетчике 70 становится равным 2(n-1)+

+1, схема 71 сравнения выдает сигнал, который устанавливает триггер 72 в состояние "0 . В результате блокиру- 40 ется передача синхроимпульсов от генератора 69 через элемент И 73 на тактовый выход 48 и счетный вход счетчика 70. Вычисления закончены. уг

Для вычисления функции 8 =соя(7) Ф

+j sin(Y) мнимого переменного j Y достаточно использовать следующие начальные условия: A 7; В,=О; С,=1; .D,=0.

Формируются следующие результаты:

2 (n->) + I

В2(,1.+! $1п (Y) 3

С„„,1„=cos (т);

D 2(n- i1+i

Для вычисления функции 6 действи- 55 х тельного переменного Х достаточно использовать следующие начальные условия: А,=О; В,=О; С,=1; D =Х.

Формируются

А 2(n- )r i

В Q(n-1)+1

С „„,1., в„„,„, следующие результаты:

=О

=О

=е"

=О.

Формула и з о б р е т ения

Устройство для вычисления функций, содержащее три регистра, пять сумматоров-вычитателей, два сдвигателя, блок памяти арктангенсных констант и блок синхронизации, причем выходы информационных разрядов первого, второго и третьего регистров соединены с входами первых операндов соответственно первого, второго и третьего сумматоров-вычитателей, выход первого сумматора-вычитателя соединен с информационным входом первого регистра, выходы второго и третьего сумматороввычитателей соединены с входами первых операндов соответственно четвертого и пятого сумматоров-вычитателей, выходы которых соединены с информационными входами соответственно второго и третьего регистров, выходы которых соединены с информационными входами соответственно первого и второго сдвигателей, выходы которых соединены с входами вторых операндов соответственно второго и третьего сумматоров-вычитателей и входами вторых операндов соответственно пятого и четвертого сумматоров-вычитателей, вход второго операнда первого сумматора-вычитателя соединен с выходом блока памяти арктангенсных констант, выход знакового разряда первого регистра соединен с входами выбора кода операции первого, чеТвертого и пятого сумматоров-вычитателей, тактовый выход блока синхронизации соединен с входом стробирования выборки блока памяти арктангенсных констант и с синхронизирующими входами первого, второго и третьего регистров, выход номера итерации блока синхронизации соединен с первым адресным входом блока памяти арктангенсных констант и с входами управления величиной сдвига первого и второго сдвигателей» отличающееся тем, что с целью расширения класса решаемых задач за счет возможности вычисления экспоненциальной функции комплексного переменного, в него дополнительно введены вычитатель, блок памяти логарифмических констант и четвертый

1374219

Составитель С.Куликов

Редактор И.Рыбченко Техред А.Кравчук Корректор А.Тяско

Заказ 603/45 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035» Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 регистр, причем выходы информационных разрядов четвертого регистра и выход блока памяти логарифмических констант соединены с входами соот-

5 ветственно уменьшаемого и вычитаемого вычитателя, выход которого соединен с информационным входом четвертого регистра, выход знакового разряда которого соединен с входами выбора кода операции второго и третьего сумматоров-вычитателей и вторым адресным входом блока памяти арктангенсных констант, первый и второй адресные входы блока памяти логарифмических констант соединены соответственно с выходом номера итераций блока синхронизации и выходом знакового разряда четвертого регистра, вход стробирования выборки блока памяти логарифмических констант соединен с тактовым выходом блока синхронизации.