Устройство для обработки и сжатия информации

 

Изобретение относится к вычислительной и измерительной технике и может быть использовано в измерительных системах при допусковом контроле или квазиобратимом сжатии. Устройство содержит регистр 1 текущей выборки, специализированный узел сравнения 2, имеющий три выхода «Больше 20, «Меньше 21 и «Равно 22, блок 3 оперативной памяти, сумматор 7, имеющий информационные выходы 23 и выходы прямого 24 и инверсного 25 переносов, регистр 8 числа, реверсивный счетчик 6 заполнения , узел 5 сравнения с допуском, имеющий вход инвертирования, блок 4 буферной памяти. Кроме того, в состав устройства входят элементы И 13-19, ИЛИ 9-11, ИЛИ- НЕ 12. Путем сравнения текущей выборки, находящейся в регистре 1, с информацией на выходе блока 3 оперативной памяти в узле 2 сравнения и сумматоре 7 определяется существенность текущей выборки. Устройство обеспечивает повышение быстродей ствия на 30-40%. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1381572 дц 4 G 08 С 19/28, G 06 F 15/00

А1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

53» ах(1

К А BTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 4124950)24-24 (22) 29.09.86 (46) 15.03.88. Бюл. № 10 (72) В. П. Грибок, А. М. Воловик, С. В. Солецкий и А. Я. Исаев (53) 681.325 (088.8) (56) Авторское свидетельство СССР

¹ 531158, кл. G 06 F 15/00, 1977. (54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ И

СЖАТИЯ И НФОРМАЦИИ (57) Изобретение относится к вычислительной и измерительной технике и может быть использовано в измерительных системах при допусковом контроле или квазиобратимом сжатии. Устройство содержит регистр 1 текущей выборки, специализированный узел сравнения 2, имеющий три выхода «Больше» 20, «Меньше» 21 и «Равно» 22, блок 3 оперативной памяти, сумматор 7, имеющий информационные выходы 23 и выходы прямого 24 и инверсного 25 переносов, регистр 8 числа, реверсивный счетчик 6 заполнения, узел 5 сравнения с допуском, имеющий вход инвертирования, блок 4 буферной памяти. Кроме того, в состав устройства входят элементы И 13 — 19, ИЛИ 9 — 11, ИЛИНЕ 12. Путем сравнения текущей выборки, находящейся в регистре 1, с информацией на выходе блока 3 оперативной памяти в узле 2 сравнения и сумматоре 7 определяется существенность текущей выборки. Устройство обеспечивает повышение быстродей. ствия на 30 — 40%. 2 ил.

1381572

Г!лоГ)р«тени« от((оси) ся к Вычисл(ггсльной

H изм(>ри)«. IhHOJ> It. хиикс Jt манж(T бытh

110 I b3O Bit HO B H:3%1 (. PH V(° I bH hi X СИ«TBXI t! X, пользующих времеинос рал.1еление кана 10B при доиусковоч контрол« или квазиобрытимол(сжатии инфорчыции.

11(. t h илобр<. T«(IHß IIOBI>IIII(ние быс) родействия ) стройствы

Ны фиг. Иредл (вл ll;! струкгурнач x(чы лстройства; ны фиг 2 эл«ктричсская (X(Ч;1 (>ДН<)l t> H 3 (>:IHP>hi(>13 У<.tit СР;!13(1«IIHЯ

K 0,1013.

Устройс(во tо.пр,+,и(рс I илр 1 <«к)и(«й выборки, узел 2 ср((нн«ни я кодов, 6,10к 3 оперативнои иымяти, <>л<>к 4 буферной пычяти, уз«.I 5 t р;IB(I(и IH с д<и(хскол(, р(в<. р lfBный с (с 1 чк 6, лл(л(;1 (ор >, p(ãèñòð 8 числа, (ПИ () 11,, .. ИЛИ-«И-., и элеч«н(ы И !3 !".

Ны фиг. 1 I (!KB>i. 0<и> t>lit÷«ны BHIXO.lhl 20

22 соотвс )ст()с (if l0 «1>0, lhlll<. », <Меиьи((», «Равно> (л. lit «1) (<В(1<. flit H K0.10B, и нфор м(1ционны«()ыход(1 23, Вы оды 24 и 25 соответствеJ(li() прямого и ОГ)р;! (ного переноса сумчаторы, первый 26), Вг<)рой 27 и третий 28 тактовые t)x0;((.I и Выход 20 лстройства.

Г1ри этом рсгислр 1 текущей выборки и р«гистр 8 111(.1 (1 чоган 3 оы гь Выполнены Il(>

СтаНдартНОй СХЕЧс Hlt ГрИГГЕрЫХ D-ТИПЫ.

Уз(л 2 ис рсд 1(I и ч ((х.(ьс, f1 pHx0 (H II(H Й на его т)KTOI)I,IJ(Вх(>д. Иы Выло t 22 «P;tf3Ho», если Вс«стар(пи«ра:<ряды с регистры 1 текл (цей выборки блока (гона р но «овпадают. Узел

2 передает импульс, ири>0>тя(ций íà to т(IKтовый вхо;1. Иы выход 20 «Болыие», если код стар(них р;1 3рН;10В В р«гилрс 1 текущей Выборки !!ревы!пает код «i tipitlftx разрядов в блоке 3 ровно и;1 единицу чладшего ил подклк)ч(1«л(ых K нему разрядов. Узел 2 и«редает импульс, lipHx0,1ящий ны с го тактовый вход, на Выход 21 «Мень(не», «ñ. (H код (тари(их разрядов В р(ч исгр«1 гс к,(пей выборки poB(10 на единицу члыдlll(10 ил подключаемых к

3, 31 > ры IpH30I3 31(нь!И<. К<>.1;1 сTBpHIHX раЛря 1oB блока 3.

Блок 3 оперативной памяти в однокыíàlbHbIx систс чах выполнен B виде регистры (например, на D-тригг< р;(х), иа котором запомин((ется В систс м;1. к()ы )иобратимог0 сiK(lтия послс (I(HH ил Выборок, и(.реда (!и ы>(В рсгистр 8 числа и дал(>е В блок 4, В систечых допусковогÎ контроля В этол; регистре хранится KOit номинального значения параметра, с которым «равнины(тся рассматриваемая выборка. B многоканыл Hhlx измерительных системах В 6>.н)к 3 оперативной памяти, кроме регистра, Входит накопит«ль пачяти, из которого ны регистр иер«писывается код, с к от 0 р! >1 31 и «< >6 > < > 11 . )1(> с p it ll li I f 13 il I h t 3(.1. I >I I I I i t выборки В рассматриваечоч KBHBëå илчерительной системы.

Узел 5 «равнения с i(0llv«Koi(I имеет В «ВОем составе блок иннсртировыния кода и схему сравнения (и;1 фиг. 1 нс показаны). Блок и н Верти ()OBB ll ия KO I it li lt B(. рти р\ с>т 13((В XO,I ны«сигналы, приходящие на информационiihi«входы узла 5 с сумматора 7, если на

Bx0i1v инвертирования присутствует единичный сигнал. Если на Входе инвертирования нулсвой сигнал, блок инвертирования кода не осуществляет инверсию. В простейшем случае каждый разряд блока инвертирования кодов может включать в свой состав два элемента И, первый вход первого из которых непосредственно соединен с соответствующими информационным входом, который через инвертор подключен к первому входу второго элемента И. Второй вход второго элеxl«нта И соединен с входом инвертирования, который через инвертор подключен к

Вгорому входу первого элемента И. Выходом

itHiiii0Io разряда обратителя кодов является эл«ч«HT ИЛИ, входы которого подключены к Выходам первого и второго элементов И. с.хс мы сравнения состоит ил ряда элементов ! 1, В ы х < ) д ы K 0 T 0 p bi x н О д к л ю ч (и ы K B x 011 B x1

20 выходного элемента ИЛИ, выход которого является выходом узлы 5 сравнения. К первым входам каждого из элементов И cx«Mbf сравнения узла 5 сравнения с допуском подключен соответствующий тактовый вход узлы 5 сравнения с допуском. Остальные и оды элементов И В схеме сравнения подключены к выходам блока инвертирования кодов так, чтобы осуществлялось сравнение с Выбранным допуском. Например, если для тр«.(разрядных кодов необходимо определить коды, большие числа 31> — — Ol llh то все эти коды ичеют единицу в третьем разряде и на элем HT И достаточно подать один сигнал с (р«тьего разряда. Все трехразрядные коды, большие 51<>=-101<к им (OT единицы в двух старших разрядах, поэтому на элемент И дост ITî÷íî подать два сигнала (с третьего и f òîðîãо разрядов).

Гул)матор 7 выполнен по схеме параллельного сумматора, в котором сигнал лрямого

IlBðåHoñà на выходе 24 через инвертор подклк)чеH к выходу 25.

Все остальные элементы устройства для обработки и сжатия информации являются стандартными.

Устройство для обработки и сжатия инфорчыции работает следующим образом.

Предлагаемое устройство может быть использовано для любой разрядности двоичного коды выборок и допустимого отклонения.

Предположим, что код выборки — двоичный десятиразрядный, а наибольшее из максимально допустимых отклонений не превыg0 шает 71<> (111)). Пусть на рассматриваемом шаге максимально допустимое отклонение равно 31< (01!г). ,г«ля простоты работу устройства рассмотрим для одноканальной измерительной систел(ы.

55 На информационные входы регистра 1 тс кущей выборки поступают коды текущих выборок с аналого-цифрового преобразовате.(я (не показан) измерительной системы.

1381572

Работа устройства может начинаться в тот момент, когда из-за конечного быстродействия аналого-цифрового преобразователя определены еще не все разряды кода текущей выборки. Любой аналого-цифровой преобразователь поразрядного уравновешивания определяет вначале старшие разряды кода. После ил определения на вход узла 2 сравнения подается по входу 28 тактовый импульс Vl. Узел 2 сравнения сравнивает старшие раряды регистра 1 текущей выборки со старшими разрядами кода с выхода блока 3 оперативной памяти. При этом реализуется следующий метод сравнения. Тактовый импульс U l поступает на вход «Равно» первого разряда (на входах «Больше», «Меньше» вЂ” О (фиг. 2).

При этом возможны три результата сравнения: старший разряд регистра 1 текущей выборки равен l> а старший разряд кода блока 3 оперативной памяи равен О>, тогда со старшего разряда узла 2 передается импульс Ul на вход «Больше» второго по старшинству разряда узла 2; старший разряд регистра текущей выборки равен О> а старший разряд кода блока 3 равен l, тогда со старшего разряда узла 2 передается импульс Ul на вход «Меньше» второго по старшинству разряда узла 2; старший разряд регистра 1 текущей выборки совпадает со старшим разрядом кода блока 3 (либо оба равны 1, либо оба равны 0 ), тогда со старшего разряда узла 2 передается импульс Ul на вход «Равно» второго по старшинству разряда, Такие три входа «Больше», «Меньше» и «Равно» есть у каждого разряда узла 2, начиная с второго по старшинству. Если импульс Ul поступает на вход «Равно», то он полнОстью аналогично импульсу, подаваемому на вход старшего разряда, проходит либо на вход «Больше» следующего разряда по старшинству (при 1 в соответствующем разряде регистра 1 текущей выборки и Ог в том же разряде кода оперативной памяти), либо на вход «Меньше» (О в разряде регистра 1 и 1 в разряде блока 3 оперативной памяти), либо на вход «Равно» (равенство разрядов) .

Приход импульса Ul на вход «Равно» означает, что все более старшие разряды двух кодов совпадают между собой, т. е, у двух чисел в старших разрядах одна и та же последовательность нулей и единиц.

Если импульс U l приходит в каком-либо разряде на вход «Больше», значит ранее было определено, что код в регистре 1 текущей выборки — больше, т. е. в данном разряде необходимо сделать оценку величины превышения кодом текущей выборки кода из блока 3. Очевидно, что во всех случаях, кроме случая наличия в соответствующем разряде кода текущей выборки Ог, а в том же разряде кода из блока 3 1, код текущей

1О !

55 выборки больше кода из блока 3 на величину, превышающую вес данного двоичного разряда в коде числа.

Если в данном разряде кода текущей выборки находится О, а в том же разряде блока 3 — -1, оценить величину разности нельзя, поэтому при приходе импульса U l на вход

«Больше» какого-либо разряда узла 2 сравнения и наличия в том же разряде в регистре 1 текущей выборки О и в блоке 3 — l осуществляется передача импульса V l на вход «Больше» следующего более младшего разряда.

Аналогично при приходе импульса U l на вход «Меньше» какого-либо разряда узла 2 и наличия в том же разряде в регистре 1 текущей выборки 1, а в блоке 3—

0z осуществляется передача импульса U l на вход «Меньше» следующего более младшего разряда.

Самый младший разряд, имеющийся в узле 2, может передавать импульс U! на один из трех выходов 20 — 22 соответственно «Больше», «Меньше» и «Равно» узла 2.

Если импульс Ul появился на выходе 22

«Равно», все разряды сравниваемых кодов, подключенные к узлу 2 попарно совпадают.

Если импульс U l появился на выходе 20

«Больше», код в сравниваемых разрядах регистра 1 текущей выборки больше кода из блока 3 на величину веса младшего из разрядов, подключенных к узлу 2. Если импульс

Ul появился на выходе 21 «Меньше» узла, код в сравниваемых разрядах регистра 1 текущей выборки меньше кода из блока 3 на величину веса младшего из разрядов, подключенных к узлу 2.

К тому моменту, когда последовательно передаваемый от разряда к разряду импульс Ul может достичь одного из выходов узла 2, все младшие разряды регистра 1 текущей выборки должны быть установлены в положения, соответствующие коду выборки, выдаваемому аналого-цифровым преобразователем измерительной системы. Все разряды с регистра 1 текущей выборки, кроме подключенных к узлу 2, подключаются в прямом коде к сумматору 7. Соответствующие им разряды блока 3 оперативной памяти подключаются к сумматору 7 в инверсном виде, т. е. сумматор 7 осуществляет вычитание младших разрядов кода блока 3 оперативной памяти из младших разрядов кода с выхода регистра 1 текущей выборки.

Если в таком вычитании код уменьшаемого больше кода вычитаемого (без учета инверсии), то на информационных выходах 23 формируется прямой код числа, на единицу меньшего разности, а также появляется единичный сигнал на выходе 24 прямого переноса.

Как правило, сигнал прямого переноса инвертируют и подают на выход 25 инверсного переноса. Очевидно, что в этом случае сигнал инверсного переноса нулевой. Если код уменьшаемого меньше или равен неинверти1381572 (>он<)ннол>у о.f>, вычи(;>смогo, то на инфор,Iяционных выло.(ях 2:3 «уllMdlop;I 7 формируется инверсный код р;>зности, сигнал прямого переноса нулсвой, d на выходе 25 иннерсно>о переноса (;(èíè Iíûé.

Такич образом, в зявисичости от сигналон, вы;(яваемых l:I

Гlервый вариан> со«тоит f(том, что импульс 1 (1 не прохо, ит till f>d< один из выхо;((>H 2() 22 уз.to off 1;Iчает, что абсо. I К > I II;> И Н(«III III >1 1 (» 1 11 (>«111 >.(>. (ОВ В (>(l I!(Гр» 1 и в 6«>of((. 3 суще«т»(нно превышает наибольшее из чаксичаль>н; .(опустимых оТклонений. В этом сну I

«игнял выдает сумл(ятор 7. Гlоскольку разно«l ь кодов вслик;1, вь>бор(1, .хранящаяся в регистр» 1, является «уlll(. «твснной. Так как ичпульс Г 1 не i>poll>(,I ни и;1 один выход узла 2, ня в(ех входах элс чента ИЛИ- НЕ 12 сущсствук>т неизменные нулевые сигналы, На выходе алел llòà ИЛИ- НБ 12 оказывается

fI(.I(змснный высокий сип(а.l

В ус>рой Tf((форчируе>«я второй тактовый ичпуль«Г)2. Передний фронт Г:2 начинает«я позднее переднего фронта 1>1 ня величинх зад(ржек в ("I«lo 2 и «ул(ма>орс 7. .3я.l,ниll (!)po>IT 1. форм и(>) с гся рани и(. зя. (>н>о фронта (. l.

Импульс 2 1>poxo;(II I срез элемент И 13, на первом выходс которого существует еди>III IfI»1It сиl н;>л « f>.„«д;1 «леченTа ИЛИ-НЕ и попадает ня вход элемс нтя ИЛИ 1! . С. вы.хода элемента ИЛ(! 1 импульс посту пает на регистр 8 числа (для Il(.реписи в регистр 8 числя содержимого реп(Tp<1 1! и прибавляет

« tIIницу в ренерсивный «чстчик 6 заполнения. В системах со с катием информации импульс с выхода элечента И:1И 11 подается также на блок 3, где по заднему фронту этого импульса f(оперативную память переписываегся co (ержим(>е регистра 1 теку шеи выборки для дальнейшс го сравнения с последун)щими кодами, формируемыми аналогоцифровым преобря(olid Teseil измерительной системы. В системах доиускового контроля перепись содержимого регистра 1 текущей выборки в блок 3 (где .хранится значение номинала измеряемого параметра) не нужна.

Второй вариант работы устройства заклк>>ает(я в гом, что импульс 1,11 проходит ня выход 20 «Больше» узла 2 и на выходе 24 прямого переноса сумматора 7 образован единичный сигнал. Импульс с выхода 20

«Больше» поступ(>ет Ild оди> из входов элемента ИЛИ- HF. 12 и на выходе элемента

ИЛИ-Н(. (2 синфа(но ичпульсу Г 1 появляется нулевой сип(ял, з;>прещающий прохождение в л lf(f>ov 1>яри lf>T(. (d также во всех гп>сле txt«x(импульса Г 2 через элемент

И 13. 11рохождсllll(имиуль«я (.t(на выход

ЗО «Болыие» узла 2 означает, что в старших разр яда х годер к и чос !)еги«т р(1 1 больlll(5 (0 (5

55 содержимого блока 3. Наличие единичного сигнала на выходе 24 прямого переноса сумматора 7 означает, что в младших разря;tax содержимое регистра 1 больше содержимого блока 3 (без учета инверсии этого кода) . Поскольку содержимое регистра болыпе как в младших, так и в старших разрядах, выборка является существенной.

Гlри этом величина кода на информационных выходах 23 сумматора 7 не играет никакой роли. В данном варианте импульс с выхода 20 «Больше» узла 2 и единичный п>гflт на элел(ент И 16. С выхода элемента И 16 импульс поступает на вход элемента ИЛИ 11. Работа устройства после прохождения импульсом элемента

ИЛИ l! аналогична описанной для первого варианта.

Третий вариант работы устройства для обработки и сжатия информации состоит в том, что импульс (..I! проходит на выход 22

«Меньше» узла 2, а на выходе 25 инверсного переноса сумматора 7 формируется единичный потенциал. Это означает, что в старших разрядах код на регистре 1 меньше кода из блока 3, а в младших разрядах код на регистре 1 меньше или равен коду из блока 3.

Таким образом, абсолютная величина разности кодов болыпе наибольшего из максимально допустимых отклонений и выборка является существенной вне зависимости от конкретного кода на информационных выходах 23 сумматора 7. В этом варианте импульс с выхода 22 «Меньше» узла 2 и единичный сигнал с выхода 25 инверсного переноса сумматора 7 попадают на элемент И !4 и с его выхода на элемент ИЛИ 11. Работа устройства после прохождения импульсом элемента И 11 аналогична описанной для первого варианта.

По четвертому варианту работы устройства импульс (г! проходит на выход 20

«Больше» узла 2, а на выходе 25 инверсного переноса присутствует единичный сигнал.

Обозначич величину, из которой необходимо производить вычитание для нахождения искомого кода разности А, величину, которую необходимо при этом вычитать, Б, а количество разрядов сумматора 7 — и.

Тогда при прохождении импульса на выход

20 «Больше» на вход сумматора 7 подано число на 2" меньше, чем А. При единичном сигнале на выходе 25 инверсного переноса сумматор 7 находит обратный код абсолютной ведличины разности кодов, подаваемых на его входы. При этом код уменьшаемого меньше кода вычитаемого, т. е. на информационных выходах 23 сумматора 7 присутствует код, равный 2„— Б — (А — 2") — 1. Однако эту величину можно преобразовать к виду А — Б — l. Это значит, что на информационных выходах сумматора присутствует прямой код, на единицу меньший искомого.

В рассматриваемом варианте импульс с вы13815/2 хода 20 «больше» узла 2 поступает через элемент ИЛИ 10 на вход циклического переноса сумматора 7, что увеличивает на единицу код на выходе 23 этого сумматора (т. е. на выходе 23 формируется точная величина искомого кода А — Б разности). Посколь ку сигналы на выхода 21 и 22 «Меньше» и «Равно» узла 2 являются нулевыми, на выходах элементов И 17 и 18 также находятся нулевые сигналы. Это определяет нулевую величину выходного сигнала элемента ИЛИ 9.

При подаче нулевого сигнала с выхода элемента ИЛИ 9 на вход инвертирования узла 5 сравнения с допуском выходные коды сумматора 7 без инвертирования сравниваются с кодом максимально допустимого отклонения. Если разность больше максимально допустимого отклонения, то импульс U2 после прохождения соответствующего элемента И 19 проходит на выход узла 5 сравнения с допуском, после чего поступает на элемент ИЛИ 11. Работа устройства после прохождения импульсом элемента ИЛИ 1 аналогична описанной для первого варианта.

Пятый вариант работы устройства состоит в том, что импульс U I проходит на выход 21 «Меньше» узла 2, а на выходе 24 прямого переноса сумматора 7 суц ествует единичный сигчал. В этом варианте сумматор 7 формирует на своем выходе 25 прямой код разности кодов младших разрядов регистра 1 и блока 3, причем из этой разности вычтена единица младшего разряда. Поскольку узел 2 выдал импульс на выходе

«М< иьше», то код, который необходимо сравнивать, превышает величину кода младщих разрядов блока 3 на 2, т. е. на выходе

23 сумматора 7 присутствует код, равный

А — (Б — 2 ) — 1. Однако этот код можно представить в виде 2" — (Б — А) — 1, т. е. на выходе

23 сумматора 7 присутствует обратный код искомой разности Б — А. В данном варианте на выходе 22 «Равно» узла 2 присутствует сигнал нулевого уровня, вызываюший нулевой сигнал на выходе элемента И. Поскольку на выходах 20 «Больше» узла 2 также присутствует нулевой сигнал, на выходе элемента ИЛИ 10, подключенном к входу переноса сумматора 7, оказывается нулевой сигнал, т. е. увеличение выходного кода сумматора 7 не происходит. На обоих выходах элемента И 8 оказываются единичные сигналы (с выхода 22 «Меньше» узла 2 и с выхода 24 прямого переноса сумматора 7). На выходе элемента И 18 оказывается единичный сигнал, который после прохождения элемента ИЛИ 9 попадает на вход инвертирования узла 5 сравнения с допуском, т. е. с допуском сравнивается инвертированный выходной код сумматора 7, равный прямому коду искомой разности Б — А. Если эта разность больше максимально допустимого отклонения, то импульс U2 после прохождения соответствующего элемента И 19 прохо5

55 дит на выход узла 5 сравнения с допуском, после чего поступает на элемент ИЛИ 11.

Работа устройства после прохождения импульсом элемента ИЛИ 11 аналогична описанной для первого варианта.

По шестому варианту работы устройства импульс Ul проходит на выход 22 «Равно» узла 2, а на выходе 24 прямого переноса сумматора 7 присутствует единичный сигнал.

В этом варианте старшие разряды сравниваемых кодов равны, и сумматор 7 выдает на своем выходе 23 истинное значение уменьшенного на единицу прямого кода искомой разности А — Б — I. В рассматриваемом варианте на входах элемента И 15 присутствуют единичные сигналы с выхода 22 «Равно» узла 2 и с выхода 24 прямого переноса сумматора 7. На выходе элемента И 5 оказывается единичный сигнал, который, пройдя через элемент ИЛИ 10, попадает на вход переноса сумматора 7. Это обеспечивает прибавление единицы к коду на выходе 23 сумматора 7: на информационных выходах 23 оказывается точное значение искомого кода разности А — Б. Нулевой сигнал с выхода 21

«Меньше» узла 2 вызывает появление нулевого сигнала на выходе элемента И 18. Нулевой сигнал на выходе 25 инверсного переноса сумматора 7 вызывает появление нулевого сигнала на выходе элмента И 17. Таким образом, на обоих входах элемента ИЛИ 9 присутствуют нулевые сигналы и на входе инвертирования узла 5 сравнения с допуском оказывается нулевой сигнал с выхода элемента ИЛИ 9. Это означает, что выходные сигналы сумматора 7 без инвертирования (т. е. прямой код искомой разности А — Б) сравниваются в узле 5 сравнения с допуском с максимально допустимым отклонением. Сравнение происходит при подаче импульса U2.

Этот импульс проходит соответствующий элемент И 19 и пост1 пает на вход узла 5 сравнения с допусh0M. Если разность, сформированная на выходе 23 сумматора 7, больше максимально допустимого отклонения, то импульс U2 проходит на выход узла 3 «равнения с допуском и поступает на элемент

ИЛИ 11. Работа устройства после прохождения импульсом элемента ИЛИ 11 аналогична описанной для первого варианта.

Седьмой варианг работы устройства для обработки и сжатия информации состоит в том, что импульс 1;1 проходит на выход 22

«Равно» узла 2, а на выходе 25 инверсного переноса сумматора 7 присутствует единичный сигнал. В этом варианте старшие разряды сравниваемых кодов равны и сумматор 7 выдает на своих информационных выходах

23 обратный код истинного значения искомой разности 2" — (Б — А) — l. В рассматриваемом варианте нулевой сигнал поступает на вход элемента И 15 с выхода 24 прямого переноса сумматора 7, т. е. на выходе элемента И 15 оказывается нулевой сигнал, приложенный к входу элемента ИЛИ 10. На втором входе

1381572

1О

Фор.чу,га изобретения элемента И. 1И 10 также присутствует нулевой сигнал с выхода 20 «Больше» узла 2.

Таким образол>, с выхода элемента ИЛИ 10 на вход, переноса сумматора 7 подается нулевой сигнал, не сменяющий величины кода на информационных выходах 23 сумматора 7.

На Обоих входах элемента И 17 оказываются единичные сигналы (с выхода 22 «Равно» узла 2 и с выхода 25 инверсного переноса сумматора 7). На выходе элемента И 17 появляется (диничный сигнал, который 11осле прохожд HHR элемента 11ЛИ 9 попадает ld вход 23 инвертирования узл;1 5 сравнения с допуском. Это Означа T, чго с вели >ино>1 максимально до>>хстимого Отклонения сравнивается инверсный код с инфорл>ационных вы.(одов 23 сумматора 7 (r (. прямой код разности Б — 4). Сравнение 1 роисходит при под а ч е и м и у. l ьс а (12.:) то1 H 1(l u >, л ьс н р О х 0.1 и т соответствун>щий эл<м III И !9 и поступает на вход уз.l d 5 (р;1вн(н и я (. дои л I(oM. Г=сл и инверсия разносl и, сформированной на выходах 23 сумматора 7 больнц максилга.(ьного допустимого Отклонения, то импульс Г2 проходит на выход узла О сранн(HHH с донусколг и поступает II;1 элемент И !! . Рабor;1 устройства после прохождения имнлльсом элеменTd ИЛИ 11;lnалогична описанной для нервого варианта.

Таким образом, рассм<>грены все варианты записи сущ(<тненной выборки на регистр

8 числа. С регистра 8 осуществляется передача кодов су>нестненных выборок на блок 4 буф pnoA намяти, т е. Ii>1 блок 4 nocTynàeò неравномерный ноток су(цестненных выборок из регистра i. Блок 4 нредназначен для выравнивания во времени потока существенных выб>орок, поэтому считывание на выход 29 устройства происхо L»1 с равномерной частотой цо тактирук>н(им сигналам 113

Г1ри каждом считывании содержимое рея< рсивного счетчика 6 заполнения л лгенынается на единицу. 11ри этом код, хранящийся в счетчике 6, численно равеH количеству существенных выборок, записанных в блоке 4 и еще не считанных с него. Для считывания информации с блока 4 может быть использован регистр 8 числа или же специальный вспомогательный регистр.

Реверсивный счетчик 6 заполнения в зависимости От числа заполненных ячеек в блоке 4 выдает разрешающи. единичные сигналы на входы различных элементов И 19

Вследствие этого тактовый импульс (12, цостунаю>ций на все элементы И 9, проходи.l через один из них на какой-либо тактовый вход узла 5 сравнения с допуском. В зависимости от того, н>1 какой именно тактовый вход узла 5 поступает импульс 112, в узле 5 происходит сравнение с различными максимально допустимыми Отклонениями, т. е. величина макси мал ыи> допустимого отклонения определяет(я чисги>м заночненных ячеек блока 4. При этом I>OTьшему занолнеHHK>

55 соответствуют большие максимально допустимые отклонения.

Изобретение обеспечивает значительное сокращение времени между подключением существенной выборки к входу аналого-цифрового преобразователя измерительной системы и переписью кода этой существенноЙ выборки в блок буферной г>амяти, что повышает быстродействие устройства без увеличения его анпаратурной сложности.

Устройство для обработки и сжатия информации, содержащее регистр текущей выборки, информационные входы которого являются информационными входами устройства, выходы разрядов подключены к информационным входам блока оперативной памяти и первым информационным входам ре(истра числа, выходы младших разрядов соединены с первыми информационными входами сумматора, вторые информационные входы которого подключены к первому выходу блока оперативной памяти, информационные выходы сумматора соединены с информационными входами узла сравнения с допуском, выход которого подключен к первому входу первого элемента ИЛИ, выход которого соединен с суммирующим входом реверсивного счетчика, с тактовым входом блока оперативной памяти и с тактовым

>1хо.>ом регистра числа, выход которого является первым выходом устройства, второй выход и второй информационный вход регистра числа соединены соответственно с информационными входом и выходом блока буферной памяти, тактовый вход которого об.единен с вычитающим входом реверсивного счетчика и является первым тактовым входом устройства, управляющие выходы реверсивного счетчика соединены с первыми входами первых элементов И, вторые входы которых являются вторыми тактовыми входами лстройства, выходы реверсивного счетчика соединены с тактовыми входами узла сравнения с допуском, OT,ãè÷àþùååñÿ тем, что, с целью повышения быстродействия устройства, в него введены узел сравнения ко;(ов, второй и третий элементы ИЛИ, с второго 1>о седьмой элементы И и элемент ИЛИНЕ, выходы старших разрядов регистра текуureA выборки соединены с первыми информационными входами узла сравнения кодов, в п>рые информационные входы которого соединены с вторыми выходами блока оперативной памяти, первый выход узла сравнения кодов подключен к первому входу второго элемента И, первому входу второго элемента ИЛИ и к первому входу элемента

ИЛИ-НЕ, выход которого соединен с первым входом третьего элемента И, второй вход которого подключен к второму тактовому входу устроЙства, выход к второму входу нер1381572

Составитезь Н. Бочарова

Редактор Л. Огар Техред И. Верее Коррект<>р А Тяско

Заказ 886/48 Тираж 558 Г1одписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 l3035, Москва, Ж вЂ” 35, Рауьпская наб., д. 4/5

Гlроизводственно-полиграфическое предприятие, г Ужгород, ул. Г!роектная, 4 вого элемента ИЛИ, третий вход которого подключен к выходу второго элемента И, выход прямого переноса сумматора, соединен с первыми входами четвертого и пятого элементов И и вторым входом второго элемента И, второй выход узла сравнения кодов соединен с вторыми входами элемента ИЛИНЕ и четвертого элемента И и первым входом шестого элемента И, выход четвертого элемента И соединен с вторым входом второго элемента ИЛИ, выход которого соединен с входом переноса сумматора, выход ооратного переноса которого соединен с вторым входом шестого элемента И и первым входом седьмого элемента И, выход которого соединен с четвертым входом первого элемента

ИЛИ, третий выход узла сравнения кодов соединен с третьим входом элемента ИЛИНЕ и вторыми входами пятого и седьмого элементов И, выходы пятого и шестого элементов И соединены с соответствующим и входами третьего элемента ИЛИ, выход которого соединен с входом инвертирования узла сравнения с допуском, тактовый вход узла сравнения кодов является третьим тактовым входом устройства.