Запоминающее устройство на цилиндрических магнитных доменах

 

Изобретение относится к вычислительной технике, в частности к запоминаю1чим устройствам на цилиндрических магнитных доменах со средствами коррекции ошибочной информации. Целью изобретения является повышение надежности устройства за введения режима исправления одиночных постоянных ошибок без перезаписи информации .Устройство содержит контрол- .лер 1,элемент2 сложенияпо модулюдва, блок 3 обнаружения и коррекции ovm- бок, блок 8 записи информации, накопитель 9 информации, блок 10 считывания информации, элемент ИЛИ 11, счетчик 12 оиибо к, первый блок 13 памяти с произвольной выборкой информации , второй блок 14 памяти с произвольной выборкой информации, первьш элемент И 15, компаратор 16, второй элемент И 17. В устройстве обеспечивается дополнительный режим локализации и исправления одиночных постоянных омибок, что позволяет исправлять ошибки кратности (п+1), где п - чис ло ошибок, исправляемых кодом, реализуемым в блоке обнаружения и коррек ции ошибок. 1 ил. с о (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (5И 4 l l С 11 ) ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (ВСЕ ;

ОПИСАНИЕ ИЗОБРЕТЕНИЯ И, К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

« -» (21 ) 4130014/24-24 (22) 02.10.86 (46) 23.03.88. Вил.) 11 (71) Институт электронных управляющих машин (72) С.М. Захарян и В.Е.Красовский (53) 681.327.664.4(088 ° 8) (54) ЗАПО1ИНА)ОЩЕЕ УСТРОЙСТВО НА ЦИЛИНДРИЧЕСКИХ ИАГНИТН))Х ДОМЕНАХ (57) Изобретение относится к вычислительной технике, в частности к запоминающим устройствам на цилиндрических магнитных доменах со средствами коррекции ошибочной информации.

Целью изобретения является повышение надежности устройства за счет введения режима исправленияодиночннх постоянныхошибок безперезаписи информации, Устройство содержит контрол,лер l,элемент2 сложенияпо модулюдва, блок 3 обнаружения и коррекции оиибок, блок 8 записи информации, накопитель 9 информации, блок 10 считывания информации, элемент ИЛИ 11, счетчик 12 ошибок, первый блок 13 памяти с произвольной выборкой информации, второй блок 14 памяти с произ вольной выборкой информации, первый элемент И 15, компаратор 16, второй элемент И 17. В устройстве обеспечивается дополнительный режим локализации и исправления одиночных постоянных ошибок, что позволяет исправлять ошибки кратности (n+)), где п — число ошибок, исправляемых кодом, реали- ® зуемым в блоке обнаружения и коррек» ции ошибок. 1 ил. l 1382844 2

Изобретение относится к вычисли тельной технике, н частности к запоминающим устройствам на цилиндрических магнитных доменах (ЦМД) со сред5

;стнами коррекции ошибочной информации.

Целью изобретения является повышение надежности устройства за счет введения режима исправления одиночных постоянных ошибок без перезаписи информации.

На чертеже представлена структур ная схема запоминающего устройства на ЦМ,Ц. 15

Запоминающее устройство на ЦМД

1 . содержит контроллер 1 элемент 2 слоЭ, жения по модулю дна, блок 3 обнаруже. ния и коррекции ошибок, включающий

1 ! в себя логическую схему 4 обнаруже- 2g ния и коррекции ошибок, буферное за-! поминаюцее устройство 5, счетчик 6 адресов буферного запоминающего устройства и элемент 7 сложения по модулю два, блок 8 записи информации, 25 накопитель 9 информации, блок 10 считывания информации, элемент ИЛИ

11, счетчик 12 ошибок, первый 13 и второй 14 блоки памяти с произвольной выборкой информации, первый эле- 3О мент И 15, компаратор 16, второй элемент И 17. Контроллер имеет первый

18, вторые 19 и третий 20 выходи, группу нходон ?1 данних, группу нходон ?2 сигналов условий.

Кроме того, устройство имеет группу входов-выходов 23.

Устройство работает следующим образом. 40

В режиме записи информационный блок с входов-выходов 23 устройства поступает н контроллер 1, затем с .. третьего выхода 2() контроллера пере дается на вход элемента 2 сложения по модулю дна, с выхода которого данные передаются в блок 3 обнаружения и коррекции ошибок, где формируются контрольные разряды. С первого выхода блока 3 обнаружения и коррекции ошибок данные поступают на вход блока 8

SO записи информации, с вихода которого данные заносятся в накопитель 9.

В режиме чтения информационный блок считывается из накопителя 9 и

55 поступает через блок 10 считывания информации н блок 3 обнаружения и коррекции ошибок. Далее по группе вхо дов ?1 данные заносятся н конт оллео! и передаются на группу входов-выходов ?3 устройства

E) случае обнаружения ошибки в информационном блоке на одном из вторых виходон блока 3 обнаружения и коррекции ошибок появляется флаг (сигнал логической "1") корректируемой ошибки (КО) или некорректируемой ошибки (НКО). Через элемент ИЛИ 11 эти сигналы передаются на вход счетчика 12 ошибок и увеличивают на единицу его содержимое. Кроме того, флаги КО и НКО поступают на соответствующие информационные входи первого блока 13 памяти с произвольной выбор" кой информации и записываются по текущему адресу, присутствующему на вторых выходах 19 контроллера

После считывания информационного блока из накопителя 9 н контроллере

1 производится анализ наличия и характера ошибок. Неустойчивой считается ошибка, для исправления которой достаточно повторной операции считывания. Устойчивой ошибкой считается такая, для исправления которой необходима перезапись информации. В рассматриваемом примере корректируемой является одиночная ошибка, а некорректируемой — две и более. Вначале в контроллере 1 анализируется флаг восстановления (ФВ) информации, поступающий на группу входов 22 сигналов условий контроллера с выхода счетчика 12 ошибок. Если ФВ = 1, то выполняется перезапись информации в информационных блоках, н которых имеют место ошибки и адреса которых хранят-, ся в первом блоке 13 памяти с произвольной виборкой информации. Если

ФВ = О, то анализируются флаги НКО и

КО и, в случае необходимости, происходит исправление информации .

Если блок 3 обнаружения и коррекции ошибок устанавливает флаг НКО = — l то производится понторное считы" вание информационного блока по текущему адресу из накопителя 9 и анализ его в блоке 3 на наличие ошибок.

Если при этом повторно устанавливается флаг НКО = 1, т.е. имеют место по крайней мере две устойчивые ошибки, то по группе входов-выходов 23 устройства из контроллера l выдается адрес информационного блока с НКО и сообщение о необходимости перезаписи информации по данному адресу.

1382844

Если HK() = О, то осуществляется анализ флага K(!. В случае K0 = 1, т.е ° имеют место одна устойчивая и по крайней мере одна неустойчивая ошибки, контроллер 1 переводит устройство в режим исправления ошибочного бита. Если K0 = О, т.е. имеют место по крайней мере две неустойчивые ошибки, то выполняется переход 10 к следующему адресу информационного блока.

Если первоначально блок 3 обнаружения и коррекции ошибок устанавливает флаг UKO = 0 и флаг K0 = 1, то также производится повторное считывание информационного блока по текущему адресу из накопителя 9 и его анализ на наличие ошибок. При повторной установке флага КО = 1, т.е. в информационном блоке имеет место устойчивая ошибка, контроллер 1 переводит устройство в режим исправления ошибочного бита. При установке флага

КО = О, т.е. имеет место неустойчивая 25 ошибка, операция коррекции информации по текущему адресу не производится.

В режиме исправления ошибочного, бита с первого выхода 18 контроллера

1 на вход управления режимом первого блока 13 памяти с произвольной выборкой информации поступает сигнал "Режим чтения", а с вторых выходов 19 контроллера I на адресные входы первого 13 и второго 14 блоков памяти с произвольной выборкой информации поступает текущий адрес информационного блока. После локализации ошибочного бита флаг KO с соответствующего выхода логической схемы 4 обнаружения 40 и коррекции ошибок поступает на первый вход элемента И 15, на второй вход которого поступает флаг КО, счи-. танный из блока 13 памяти. Сигнал, формируемый на выходе элемента И 15, 45 поступает на вход управления режимом второго блока 14 памяти с произвольной выборкой информации и разрешает запись в него адреса ошибочного бита по текущему адресу информацион50 ного блока.

При последующих обращениях к дан-. ному информационному блоку контроллер 1 выдает его текущий адрес на вторые выходы .19, а на первом выходе

18 устанавливается сигнал "Режим чтения", поступающий на первый вход элемента И 17. Адрес ошибочного бита подается с выходов второго блока 14 памяти с произвольной выборкой информации на первые входы компаратора Ih. Когда на первый вход элемента

2 сложения по модулю два поступает ошибочный бит, содержимое счетчика 6 адресов буферного запоминающего устройства 5 становится равным адресу ошибочного бита. При этом на выходе компаратора 1б формируется сигнал высокого уровня, поступающий на вход элемента И 17. Сигнал с его выхода, поступая на второй вход элемента 2 сложения по модулю два, инвертирует ошибочный бит.

Таким образом, использование изобретения позволяет повысить надежность устройства за счет реализации дополнительного режима исправления одиночных ошибок без перезаписи информации. При этом исправляются ошибки кратности (п+1), где и — число ошибок, исправляемых кодом, реализуемым в блоке обнаружения и коррекции ошибок.

Формула из оhpeтения

Запоминающее устройство на цилиндрических магнитных доменах, содержащее накопитель информации, вход и выход которого соединены соответст" венно с выходом блока записи информации и входом блока считывания инфор-. мации, контроллер, группа входоввыходов которого является группой входов-выходов устройства, блок обнаружения и коррекции ошибок, первый вход которого соединен с первым выходом контроллера, второй вход подключен к выходу блока считывания ин-. формации, а первый выход блока обнаружения и коррекции ошибок подключен к входу блока записи информации и группе входов данных контроллера, счетчик ошибок, выход которого соединен с группой входов сигналов условий контроллера, элемент ИЛИ, входы которого подключены к вторым выходам блока обнаружения и коррекции ошибок, а выход соединен с входом счетчика ошибок, первый блок памяти с произвольной выборкой информации, вход управления режимом и адресные входы которого подключены соответственно к первому и вторым выходом контроллера, инфор-i мационные входы соединены с вторыми выходами блока обнаружения и коррекции ошибок, а выходы подключены к

138?844

Составитель В.Топорков

Редактор Н.Гунько Техред Л.Олийнык Корректор И. Эрдейи

Эаказ 1363/22

Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород,ул,Проектная,4 группе входов сигналов условий контроллера, о т л и ч а и ш е е с я тем, что, с цельв повышения надежно5 сти устройства за счет введения режима исправления одиночных ошибок без перезаписи информации, оно содержит второй блок памяти с произвольной . выборкой информации, адресные входы которого соединены с вторыми выходами 10 контроллера, а информационные входы— с третьими выходами блока обнаружения и коррекции ошибок, первый элемент И, первый и второй входы которого соединены соответственно с одним иэ вторых выходов блока обнаружения и коррекции ошибок и одним из выходов первого блока памяти с произвольной выборкой информации, а выход первого элемента И подклвчен к входу управления режимом второго блока памяти с произвольной выборкой информации, компаратор, первые и вторые входы которого соединены соответственно с выходами второго блока памяти с произвольной выборкой ннформа» ции и третьими выходами блока обнаружения и коррекции ошибок, второй элемент И, первый вход которого подклвчен к первому выходу контроллера, а второй вход — к выходу компаратора, элемент сложения по модулю два, первый вход которого соединен с третьим выходом контроллера, второй вход— с выходом второго элемента И, а выход подключен к третьему входу блока обнаружения и коррекции ошибок.