Устройство для обмена информацией между абонентами

 

Изобретение относится к вычислитель- ,ной технике, в частности к системам обмена информацией, и может быть использовано при построении каналов ЭВМ, обеспечивающих обмен с разнородными устройствами ввода-вывода, при построении устройств управления внешними устройствами, обеспечивающих обмен с разнородными каналами ЭВМ, и при построении самостоятельных устройств сопряжения для реализации обмена между однородными и разнородными ЭВМ. Цель изобретения - повыщение быстродействия устройства и расширение области применения. Устройство содержит интерфейсные блоки 1 блоки 2 буферных регистров, процессор 3 управления обменом, приемопередатчик 6, оперативный запоминающий блок 5,запоминающий блок 4 команд, элемент ИЛИ 9, регистр прерываний 10, дешифратор 11 адреса. Устройство позволяет осуществить взаимодействие с абонентами, обладающими различными типами интерфейсов в полном соответствии с алгоритмами и временными параметрами их работы. 4 ил. (О (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

< д 4 G 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4166039/24-24 (22) 06.11 86 (46) 23.03.88. Бюл. № 11 (72) Г. О. Токарев, К. Г. Фомин, Д. М. Платонов и В. А. Паницкий (53) 681.3 (088.8) (56) Электроника. — М.: 1979, т. 52, № 23, с, 4-9 — 56.

Авторское свидетельство СССР № 1!49239, кл. G 06 F 13/00, 1983. (54) УСТРОЙСТВО Дг1 Я ОБМЕНА И НФОРМАЦИЕЙ МЕЖДУ АБО НЕ НТАМИ (57) Изобретение относится к вычислитель.ной технике, в частности к системам обмена информацией, и может быть использовано при построении каналов ЭВМ, обеспечивающих обмен с разнородными устройствами ввода-вывода, при построении уст„„SU„„1383376 A i ройств управления внешними устройствами, обеспечивающих обмен с разнородными каналами ЭВМ, и при построении самостоятельных устройств сопряжения для реализации обмена между однородными и разнородными ЭВМ. Цель изобретения — повышение быстродействия устройства и расширение области применения. Устройство содержит интерфейсные блоки 1 блоки 2 буферных регистров, процессор 3 управления обменом, приемопередатчик 6. оперативный запоминающий блок 5,запоминающий блок 4 команд, элемент ИЛИ 9, регистр прерываний 10, дешифратор 11 адреса. Устройство позволяет осуществить взаимодействие с абонентами, обладающими различными типами интерфейсов в полном соответствии с алгоритмами и временными параметрами их работы. 4 ил.

1383376

Изобретение относится к вычислительной технике, в частности к системам обмена информацией, и может быть использовано при построении каналов ЭВМ, обеспечивающих обмен с разнородными устройствами ввода-вывода, при построении устройств управления внешними устройствами (устройствами ввода-вывода), обеспечивающих обмен с разнородными каналами ЭВМ, и при построении самостоятельных устройств сопряжения для обеспечения обмена между разнородными ЭВМ и (или) разнородными устройствами ввода-вывода.

Цель изобретения — повышение быстродействия устройства и расширение области применения за счет универсальной реализации практически всех типов используемых машинных интерфейсов.

На фиг. 1 приведена структурная схема устройства для обмена информацией; на фиг. 2 — буферный блок; на фиг. 3— интерфейсный блок; на фиг. 4 — узел выборки.

Устройство (фиг. 1) содержит интерфейсные блоки 1, блоки 2 буферных регистров, процессор 3, управления обменом, запоминающий блок 4 команд, оперативный запоминающий блок 5 (ОЗБ), приемопередатчик 6, информационную шину 7, генератор 8 импульсов, элемент ИЛИ 9, регистр 10 прерывания и дешифратор 11 адреса.

Блок 2 (фиг. 2) содержит узел 12 выборки, регистры адреса 13, выходных данных 14, 30 входных данных 15, состояния 16, управления 17 и состояния 18.

Интерфейсный блок 1 (фиг. 3) содержит приемопередатчики адреса 19, данных 20 и управления 21, приемники 22, передатчики 23 ключ 24, дополнительный приемник 25 и дополнительный передатчик 26.

Узел 12 выборки (фиг. 4) содержит регистр 27 базового адреса, схему 28 сравнения, регистр 29 адреса шины, первый элемент И 30, первый триггер 31, первый формирователь 32, второй формирователь 33, 4Р соединитель 34, третий формирователь 35, второй элемент И 36, второй триггер 37.

Используемая элементная база приемников 22 и 25 и передатчиков 23 и 26 интерфейсных блоков 1 определяется конкрет- 45 ным типом подключенного к нему интерфейса. При этом в отсутствии управляющего сигнала на выходе передатчиков 23 высокоимпеданское состояние. Процессор 3 может быть реализован на базе известного микропроцессора Z 80.

Приемопередатчик 6 представляет собой стандартный параллельно-последовательный интерфейс ввода-вывода (например, микросхему К 580 И К 51) .

Генератор 8 формирует две последовагельности импульсов, одну стандартную для 55 работы процессора 3, а другую несколько сдвинутую по отношению к первой для записи состояния шин подключенных абонентов. Разница эта (формируемая, например, при помощи задержки) обеспечивает уверенное считывание уже установленной информации в процессор 3.

Регистры 10, 15, 16 и 29 в отсутствии управляющего сигнала с дешифратора 11 адреса формируют на выходе сигналы с высокоимпедансным (Z) состоянием.

При поступлении управляющего сигнала обеспечивается считывание информации только по сигналам генератора 8. Запись информации в регистры 13, 14, 17 и 18 осуществляется с информационной шины 7 по сигналам процессора (через дешифратор адреса, при этом регистр 17 устанавливается и сбрасывается поразрядно, т. е. представляет собой набор триггеров).

Поскольку разрядность шины макропроцессора Z 80 равна 8, а требуемая разрядность регистров может достигать 20, возможно использование нескольких одноименных регистров с последовательным считыванием или записью (для простоты в дальнейшем это не будет учитываться) . Кроме того, использованием микропроцессора Z 80 приведено условно, в качестве процессора

3 может быть использован и другой процессор, большей производительности (например, 16-разрядный) с теми же функциональными связями.

Работа устройства для обмена информацией основана на том факте, что информационные сечения всех используемых машинных интерфейсов («общая шина» CM

ЭВМ, ИВВ ЕС ЭВМ, 2К, Q — Bus, Multibus и т. д.) можно разделить на три части: информационные сигналы (данные), адресные сигналы и сигналы управления. Первые два типа сигналов характеризует одновременность поступления (считывания или записи), а сигналы управления характеризует взаимозависимость, т. е. необходимость получения (или снятия) одного сигнала перед выдачей (или снятием) другого. Знание этих зависимостей позволяет выработать последовательность процедур (реализуемых микропрограммно) для управления процессом обмена информацией между абонентами, подключенными к интерфейсному блоку 1, При этом соответствующие сигналы подключаются к приемопередатчикам адреса 19, данных

20 и управления 21. Распределение (поразрядное) сигналов отражается в ячейках памяти запоминающего блока команд.

Работа устройства инициируется сигналом «Начальная установка» на входе сброса процессора 3, формируемого при подаче на устройство электропитания или нажатием кнопки сброса (не показано). По этому сигналу процессор 3 переходит к программе начальной установки, в процессе выполнения которой блоки 2 переводятся в рабочее состояние, и они могут выполнять процедуру опознавания адреса, присвоенного

\ устроиству в данном конкретном интерфей1383376

55 се, а приемопередатчик 6 устанавливается в режим приема информации от абонента.

Дальнейшая работа устройства определяется управляющей программой-супервизором, хранящейся в. запоминабщем блоке 4 и требующей для своего функционирования некоторого объема ОЗ Б5.

При опознавании адреса устройства одним из блоков 2 формируется сигнал прерывания процессора 3, отработка которого осуществляется супервизором. При поступлении инфорМационного слова на вход приемопередатчика 6 последний формирует на своем выходе также сигнал прерывания.

Обработка прерывания осуществляется в каждом случае стандартно. При поступлении импульса прерывания с элемента ИЛИ 9 данный сигнал записывается также в регистр 10, а процессор после выполнения соответствующего цикла обращается в стандартную ячейку запоминающего блока 4, где хранится начальная команда подпрограммы обработки прерывания. Процессор 3 считывает содержимое регистра 10 путем выдачи соответствующего адреса и срабатывания дешифратора 11 адреса и анализирует его. При соответствии каждого разряда регистра 10 определенному блоку 2 и первого разряда приемопередатчику 6 процессор 3 однозначно определяет источник прерывания. Супервизор осуществляет общее управление работой устройства путем инициирования выполнения процедур, реализованных в виде программ процессора по установлению соединения с абонентами, передачи информации между абонентами и устройством, разъединению с абонентом.

Указанные процедуры для каждого конкретного типа интерфейса регламентируются ста нда рта м и.

Общая стратегия, включающая в себя такие элементы, как выбор направления передачи, объем передаваемых блоков информации, приоритетность абонентов и т. д., реализуемая супервизором, определяется конкретным применением устройства в системах сбора и обработки информации. Блоки

2 предназначены для реализации интерфейсов с передачей данных в параллельном коде.

Приемопередатчик 6 предназначен для реализации интерфейсов с последовательной передачей данных. Принципиально приемопередатчиков 6 может быть несколько (аналогично как и блоков 2), при этом соответствующие управляющие сигналы являются общими для всех приемопередатчиков 6, за исключением сигнала адреса, который может быть получен с отдельного выхода дешифратора 11, и отдельного выхода прерывания процессора, заведенного на соответствующие входы элементов ИЛИ 9 и регистра 10.

В соответствующих регистрах 27 базового адреса записывается (например, с помощью

45 кнопок или другими наборными элементами) код, присвоенный устройству в данном типе интерфейсной системы абонента.

Запись информации в регистры 29, 15 и 16 осуществляется по сигналам генератора 8. Это позволяет постоянно отслеживать состояние шин адреса, данных и управления соответствующего интерфейса и путем считывания и дальнейшего анализа информации в установленные моменты времени производить либо прием, либо выдачу сигналов с установленной временной последовательностью.

Рассмотрим работу наиболее характерных интерфейсов типа «Общая шина»

СМ ЭВМ и интерфейс ввода-вывода ЕС ЭВМ, работающих в двух режимах: в первом режиме осуществляется передача под управлением устройства в режиме прямого доступа, во втором режиме — передача слова информации под управлением процессора

СМ ЭВМ.

Устройство в первом режиме работает следующим образом.

При передаче супервизором команды на передачу слова информации в память СМ

ЭВМ в режиме прямого доступа устройство обеспечивает захват шины, для чего загружает в регистр 16 управления единичный сигнал запроса (ЗПД = 1) .

Регистр 16 представляет собой набор триггеров, установочные и сбросовые входы которого подключены к соответствующим выходам дешифратора 11 адреса. Аналогично разрешается работа соответствующих передатчиков 23 приемопередатчика 21 управления, на управляющие входы которых поступают разрешающие сигналы с регистра 18 состояния шин. Данные сигналы устанавливаются только на тех разрядах регистра 18, которые обеспечивают разрешение выдачи информации с регистра 14 выходных данных, регистра 13 адреса и сигналов управления, участвующих в данном режиме. Все остальные передатчики 23 закрыты, и на их выходах устанавливается высокоимпеданское состояние, не препятствующее нормальному обмену сигналами ыа соответствующих двунаправленных шинах интерфейса.

Получив сигнал ЗПД, процессор СМ ЭВМ производит арбитраж поступивших запросов и при положительном ответе выдает сигнал разрешения (РПД). Данный сигнал поступает через соответствуюший приемник 22 приемопередатчика 21 на вход регистра 16 состояния. Процессор 3 после выдачи ЗПД постоянно анализирует регистр 16 состояния до получения сигнала РПД Для этого процессор 3 (как и при любом другом обращении к регистрам 13 — 18, 10 и 29 формирует на шине адреса код адреса соответствующего регистра, который дешифрируется дешифратором 11 адреса, выходной сиг1383376

5 нал которого разблокирует выходные схемы регистров 13 — 18, 29 и 10 и их информация поступает на информационную шину 7.

Данная информация записывается во внутренний регистр процессора 3 в полном соответствии с его временными параметрами. Таким образом, регистры 13 — 18, 29 и 10 являются программно доступными регистрами для процессора 3. При обращении к данным регистрам процессор 3 выдает также сигнал «Запрос ввода-вывода».

Кроме того, к инверсному стробирующему входу дешифратора 11 адреса подключен сигнал «Работа с памятью»; отсутствие которого с выхода процессора 3 разрешает работу дешифратора 11. При наличии сигнала «Работа с памятью» процессор 3 взаимодействует с памятью, чем обеспечивается независимость работы памяти и регистров ввода-вывода по одним и тем же адресам. Получив сигнал РПД, процессор 3 загружает в регистр 17 управления сигнал подтверждения выборки (ПВБ) равный «1», и сбрасывает сигнал заброса прямого доступа ЗПД. Затем процессор 3 анализирует регистр 16 состояния на предмет выявления сброса процессором СМ ЭВМ сигналов РПД и ЗАН (предыдущий задатчик закончил работу) и устанавливает на .соответствующем выходе собственный сигнал

«Занято» (ЗАН). Далее процессор 3 сбрасывает сигнал ПВД, устанавливает управляющие сигналы вида операции (У1 и УО), загружает в регистр 13 адреса текущей ячейки оперативной памяти ЭВМ, а в регистр 14 выходных данных передаваемое слово и производит передачу путем выдачи синхросигнала СХЗ при сброшенном синхросигнале СХИ.

Аналогично происходит работа устройства при чтении сигналов из памяти в режиме прямого доступа. При этом в приведенном описании работы операция по загрузке регистра 18 состояния шин указана перед началом всего цикла передачи слова информации. Это произведено с целью простоты изложения. Однако в этом случае возможно столкновение некоторых, например, информационных сигналов на шине.

Для исключения данных случаев загрузка регистра 18 (а следовательно, и разрешение работы соответствующйх передатчиков 23) осуществляется только перед передачей соответствующих сигналов.

При работе устройства под управлением процессора СМ ЭВМ, на входы схемы 28 и регистра 29 адреса шины (фиг. 4) поступает (через приемники 22 приемопередатчика 19 адреса) адрес, присвоенный устройству в системе УВК СМ ЭВМ.

Для работы с интерфейсом СМ ЭВМ в соединителе 34 соответствующего блока 2 производят подключение выхода второго формирователя 33 к входу первого элемента И 30„ а синхросигнал СХЗ заводят

6 на дополнительный приемник 25, отключив передатчик 26.

В случае совпадения поступившего адреса с базовым адресом, хранящимся в регистре 27 и наличии сигнала СХЗ, устанавливается в единицу первый триггер 31, выходной сигнал которого через первый формирователь 32 и элемент ИЛИ 9 инициирует прерывание процессора 3. Последний анализирует регистр 10, выявляет источник прерывания и обращается к соответствующему регистру 16 состояния, анализируя сигналы управления УО, У1, с целью определения типа операции (чтение или запись) и формируя дальнейшую последовательность команд в зависимости от типа операции.

При записи стробируется регистр 15 входных данных, а при чтении после установки передатчиков 23 приемопередатчика 20 в режим передачи, загружается регистр 14 выходных данных. Далее реализуется стандартный алгоритм обмена управляющими сигналами СХИ и СХЗ. При передаче блока данных необходимо наличие дополнительных операций загрузки регистра 14, текущим адресом оперативной памяти системы и информацией о количестве слов в передаваемом блоке данных. Данный блок данных хранится в ОЗБ5, что позволяет организовать буфер данных.

При работе с интерфейсом СМ ЭВМ входы приемников 22 объединены с выходами соответствующих передатчиков 23 в приемопередатчиках 19 и 20 адреса и данных.

В приемопередатчике 21 управления объединены только те приемники 22 и передатчики 23, которые подключаются к двунаправленным линиям управления (например, сигналы СХИ, СХЗ). Информационные входы и выходы одного из интерфейсных блоков 1 соединены соответственно с адресной, информационной шинам и управляющими сигналами интерфейса «Общая. шина».

Порядок подключения управляющих сигналов отражается также в соответствующих командах запоминающего блока 4.

Особенностью работы интерфейсов типа

«интерфейс ввода-вывода ЕС ЭВМ» является наличие последовательного сигнала выборки внешнего устройства. Данный сигнал последовательно проходит все подключенные внешние устройства через специальные ключевые схемы и при наличии совпадения адреса внешнего устройства (выставленного на шине адреса) с собственным адресом, присвоенный ему в данной интерфейсной системе, блокирует дальнейшее распространение сигнала выборки. Внешнее устройство выбрано.

При работе устройства при подключении одного из интерфейсных блоков 1 к интерфейсу ввода-вывода ЕС ЭВМ через соответствующие приемники 22 приемопередатчиков 18, 20 и 21 к шине канала (ЩК) подключаются узел 12 выборки, регистр 15

1383376

Формула изобретения

7 входных данных и регистр 16 состояния.

К шине абонента (ША) через соответствующие передатчики 23 подключается регистр 14 выходных данных, регистр 13 адреса и регистр 17 управления.

К соответствующим разрядам регистров

16 и 17 подключены также (через передатчики 23 и приемники 22 блока 21) входные и выходные дополнительные сигналы управления. Выход второго формирователя ЗЗ через соединитель 34 подключен к второму входу первого элемента И 30. Процедура начальной выборки УОИ осуществляется следующим образом.

При переводе супервизором устройства в режим ожидания процессор 3 сканирует регистр 16 до выявления наличия сигнала

РАБ — К= 1. По получении процессором 3 сигнала АДР— К=1 (также при сканировании регистра 16), сигнализирующего о том на шине ШК находится адрес внешнего устройства, считывается регистр 29 адреса шины и проверяется (путем сравнения с константой) является ли полученный адрес собственным адресом устройства. Одновременно результат сравнения с выхода схемы сравнения поступает на первый вход первого элемента И 30, на второй вход которого поступает импульс сигнала выборки

ВБР— К с дополнительного приемника 25 приемопередатчика 21, сформированный вторым формирователем 33.

Выходной сигнал с первого элемента И 30 устанавливает триггер 31 в единичное состояние, блокируя дальнейшее распространение сигнала ВБР— К через второй элемент И 36, закрытый инверсным сигналом триггера 31. Если адрес принадлежит не устройству, срабатывания схемы 28 сравнения и первого триггера 31 не происходят и с некоторой задержкой по отношению к выходному сигналу второго формирователя 33 третий формирователь 35 устанавливает второй триггер 37 в единичное состояние, разрешающее прохождение сигнала ВБР— К через ключ 24 и дополнительный передатчик 26 к другим внешним устройствам ЕС 3BN.

Если адрес принадлежит устройству и первый триггер 31 сработал, что первый формирователь 32 через элемент ИЛИ 9 формирует сигнал прерывания процессор 3, соответствующей полярности, который анализирует последовательно регистры 10 и 16, выявляя наличие сигналов РАБ — К 1 и

A3P — К. Затем процессор 3 устанавливает регистром 17 сигнал РАБ — А, разрешает выдачу информации об адресе устройства через передатчик 23 приемопередатчика 19 (запись единицы в соответствующий разряд регистра 18). В регистр 13 записывается соответственный адрес устройства, который поступает на ША интерфейса и по получении каналом сигнала

8

АДР— А=1 (с регистра 17) он формирует сигнал УПР— К= I, который информирует устройство о необходимости считать управляющее слово из регистра 15 (записанное в него очередным тактирующим сигналом).

Далее устройство информирует для канала слово состояния.

Аналогично может быть рассмотрена работа устройства в других режимах интерфейса ввода-вывода. При этом процедура установки и снятия управляющих сигналов, приема и выдачи информации и адресных сигналов полностью соответствуют описанным процедурам сигналов полностью со1 ответствуют описанным процедурам взаимодействия процессора 3 с регистрами 13 в 18 в составе соответствующего буферного блока.

Устройство для обмена информацией между абонентами, содержащее группу интерфейсных блоков, процессор управления обменом, оперативный запоминающий блок, запоминающий блок команд, причем информационная шина процессора управления обменом соединена через информационную шину устройства с группой информационных выходов запоминающего блока команд, отличающееся тем, что, с целью повышения быстродействия и расширения области применения оно содержит группу блоков буферных регистров, регистр прерываний, элемент ИЛИ, дешифратор адреса, генератор импульсов и приемопередатчик, причем информационная шина пневмопередатчика, первые информационные шины блоков буферных регистров группы и информационная шина оперативного запоминающего блока, группа выходов регистра прерываний подключены к информационной шине устройства, первый выход генератора импульсов соединен с синхровходами блоков буферных регистров группы, второй выход соединен с синхровходами процессора управления обменом и приемопередатчика, группа адресных входов которого, группы адресных входов оперативного запоминающего блока, запоминающего блока команд и группа информационных входов дешифратора адреса соединены с выходной адресной шиной процессора управления обменом, вход прерывания которого соединен с выходом элемента ИЛИ, выход записи — с входами записи приемопередатчика и оперативного запоминающего блока, выход чтения процессора управления обменом соединен с входами чтения приемопередатчика, оперативного запоминающего блока и запоминающего блока команд, выход запроса ввода-вывода процессора управления обменом соединен с входом разрешения приемопередатчика и приемным стробирующим входом дешифра1383376

Na &ок 1

Ю аъ ь.

Фиа Г

Нп риццпр

U 15 19. 18

Фиг. 3

9 тора адреса, инверсный стробирующий вход которого и разрешающие входы оперативного запоминающего блока и запоминаюtuего блока команд соединены с выходом работы с памятью процессора управления обменом, выход прерывания приемопередатчика и выходы прерывания блоков буферных регистров группы соединены с входами элемента ИЛИ и информационными входами регистра прерываний, синхровход которого и группы адресных входов блоков буферных регистров группы соединены с выходами дешифратора адреса, вторые ин1 формационные шины, адресные и управляющие шины блоков буферных регистров группы соединены с первыми информационными адресными и управляюшими шинами соответствующих интерфейсных блоков группы, вторые информационные, адресные и управляющие шины которых являются входами-выходами устройства для подключения к одноименным входам-выходам абонентов.

C 8ешиф авора Инрориационная

11 а ина 7

1383376

Склока)9 С Блока 8

L дРширратора 11

Фиг.4

Составитель И. Хазова

Редактор Н. Рогулич Техред И. Верес Корректор М. Пожо

Заказ 9! 5/49 Тираж 704 Поди ис кое

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4 5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4