Квазиинвариантный финитный регулятор с переменной структурой

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„Я0„„1385123 А1 511 4 G 05 В 13/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

00 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

М А BTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 4036604/24-24 (22) 13.03.86 (46) 30.03.88. Бюл. № 12 (71) Научно-исследовательский и проектный институт по комплексной автоматизации нефтяной и химической промышленности (72) К. А. Рустамов (53) 62-50 (088.8) (56) Сю 3,., Мейер А. Современная теория автоматического управления и ее применение. М.: Машиностроение, 1972, с. 80,. рис. 4,6.

Авторское свидетельство СССР № 1171754, кл. G 05 В 13/02, 1985. (54) КВАЗИИ НВАРИАНТНЫЙ ФИ НИТНЫЙ РЕГУЛЯТОР С ПЕРЕМЕ ННОЙ

СТРУКТУРОЙ (57) Изобретение относится к технике автоматического управления линейными дина-, мическими объектами, подвергающимися воздействию скачкообразных возмущений, и может быть использовано в системах управления летательными аппаратами и различными технологическими процессами. Цель изобретения — расширение функциональных возможностей регулятора при действии на систему скачкообразных возмущений достигается тем, что введенный узел непрерывно-дискретного интегрирования позволяет после некоторого конечного момента времени достичь инвариантности к внешним возмущениям. 1 ил.

1385123

Изобретение относится к автоматическому управлению линейными динамическими объектами, подвергающимися воздействию скачкообразных возмущений, и может быть использовано в системах управления летательными аппаратами и различными технологическими процессами.

Цель изобретения — расширение функциональных возможностей регулятора при действии скачкообразных возмущений.

На чертеже представлена блок-схема предлагаемого регулятора.

Регулятор содержит элемент 1 сравнения, усилитель 2, первый узел 3 памяти, состоящий из второго ключа 4 и первого элемента

5 памяти, инвертор 6, первый ключ 7, второй сумматор 8, дифференциатор 9, блок 10 формирования функции переключения, реле 11, узел 12 непрерывно-дискретного интегрирования, первый сумматор 13, второй узел 14 памяти, третий ключ 15, второй элемент 16 памяти, третий узел 17 памяти, четвертый 20 ключ 18, третий элемент 19 памяти.

В рассматриваемом случае использования регулятора объектом управления является двойной интегратор, описываемый выражением.

25 х1= хг хг = к(1+ Fi где xi — сигнал ошибки;

U — управляющее воздействие, F= constэквивалентное возмущение, вызванное в общем случае действием задания и возмущения по нагрузке.

Регулятор работает по следующему алгоритму:

nxi+ а Х xi,(n); при V+= 1

" и N=2,3,4... — nxi,+а Х xi,(n) =const, при V=1 где а) — коэффйхциент усиления регулятора;

xi„— значение сигнала ошибки в момент изменения значка V=signP от Ч= +1 íà V= — 1. 40

xi,(n) — значение сигнала ошибки в момент изменения значка V=signP от V= — 1 на V= +1 в и-м изменении — такте;

Р= Sxi, S= хх+ Схх, С= х)2аК.

При оптимальной ст ойке углового коэффициента С= 2йК в системах с предложенным регулятором за N< 3 такта достигается инвариантность к внешним возмущениям. Компенсация возмущений достии

50 гается членом U<= а Х xi,(п).

Регулятор работает следующим образом.

На выходе элемента 1 сравнения на основании поступающей с объекта информации + и задания g формируется сигнал 55 ошибки x, — = g — y, который подается на вход усилителя 2. На выходе последнего формируется сигнал управления пхп который подается на ключ 4 узла 3 памяти и на первый вход сумматора 13. Узел памяти работает следующим образом. При командном сигнале V= +1 ключ 4 находится в нормально замкнутом положении «d». При этом узел памяти работает как повторитель и входной сигнал ах без изменения проходит на выход элемента 5 памяти. При V= — 1 ключ 4 переходит в положение»6» и вход элемента 5 памяти блокируется. При этом узел памяти работает в режиме запоминания и на выходе элемента памяти 5 формируется постоянный сигнал ах1., соответствующий значению входного сигнала ах в момент размыкания ключа 4. Выход узла

3 памяти через инвертор 6 напрямую соединен соответственно с сигнальными входами «б» и «а» коммутатора. При командном сигнале V= +1 ключ коммутатора находится в нормально замкнутом положении «а», а при V= — 1 переходит в положение «б». Выходной сигнал с коммутатора подается на второй вход сумматора 8, выход которого является выходом регулятора.

Таким образом, статическая составляющая управляющего сигнала регулятора формируется по алгоритму

nxi при V= +1, 1-!с — nxi,= const при V= — 1

В блоке 10 формирования функции переключения на основании поступающей с элемента 1 сравнения информации xi и с дифференциатора 9 — хг формируется сигнал переключения P=S„n который подается на вход реле 11, выходной сигнал которого

V=signP. Командный сигнал V одновременно подается на управляющие входы узлов 3, 14, 17 памяти для управления ключами 4, 15 и 18 и на управляющий вход коммутатора.

Компенсация возмущений осуществляется узлом 12 непрерывно-дискретного интегрирования, состоящим из последовательно соединенных сумматора 13 и узлов 14 и 17 памяти, образующих узел задержки на такт.

Выходной сигнал узла 17 памяти в качестве положительной обратной связи подается на второй вход сумматора 13, а также на первый вход сумматора 8. Первый вход сумматора 13 подключен к выходу усилителя.

При V= +1 ключи 15 и 18 находятся в нормально замкнутом положении «а», а при

V= — 1 переходят в положение «б».

Узел 12 производит суммирование вели= чины nxi только в моменты перехода изображающей точки из области с V= — I в область с 3 +1 и обеспечивает компенсацию возмущения.

При использовании регулятора в системах управления с консервативными объектами

Т р+ cp= KU и объектами типа интегратор с замедлением Tj>+ ф= KU оптимальное зна1385123

Формула изобретения

Составитель А. Лащев

Редактор Л. Повхан Техред И. Верес Корректор Л. Патай

Заказ 1122 46 Тираж 866 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

3 чение углового коэффициента определяется соответственно из выражений

Т1 г2ак — 1 — c= О и ф-+ аК!п (— +1) — 1= О

Таким образом, при несложной конструкции (регулятор имеет всего два настроечных параметра а и С) предлагаемое устройство позволяет компенсировать скачкообразное изменение возмущений и привести систему в заданное положение за конечное время.

Квазиинвариантный финитный регулятор с переменной структурой, содержащий инвертор, первый ключ, последовательно соединенные элемент сравнения, усилитель, второй ключ, первый элемент памяти, последовательно- соединенные дифференциатор, блок формирования функции переключения и реле, подключенное выходом к управляющим входам первого и второго ключей, первый и второй входы элемента сравнения подключены соответственно к выходу объекта и выходу задатчика, а выход — к входу дифференциатора и к второму входу блока формирования функции переключения, отличающийся тем, что, с целью расширения функциональных возможностей регулятора при действии скачкообразных возмущений, в него введены последовательно

10 соединенные первый сумматор, третий ключ, второй элемент памяти, четвертый ключ, третий элемент памяти и второй сумматор, первый и второй входы первого сумматора подключены соответственно к выходу уси1 лителя и выходу третьего элемента памяти, первый и второй информационные входы и выход первого ключа подключены соответственно к выходу первого элемента памяти, к выходу инвертора и второму входу второго сумматора, выход которого является

20 выходом регулятора, вход инвертора подключен к выходу первого элемента памяти, управляющие входы третьего и четвертого ключей подключены к выходу реле.