Устройство для определения области работоспособности радиоэлектронных схем

 

Изобретение относится к области контрольно-измерительной техники. Устройство для определения области работоспособности радиоэлектронных схем содержит блок (Б) 32, индикации; генератор 2 синхроимпульсов, делитель 3 частоты, преобразователи 7-10 возмуп;ений, Б 14 анализа, логический Б

СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИН (19i Я0 (11) (g1) 4 О 01 R 31/28

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ :, ц Л „. „;.

К ABTOPCHGMV СВИДЕТЕЛЬСТВУ

Фиг.! (21) 4153088/24-21 (22) 20.10.86 (46) 07,04.88. Бнзл. Р 13 (71) Куйбышевский политехнический институт им, В,В.Куйбышева (72) С.П,Орлов, И.Е.Мочалова и В.П.Мочалов (53) 621.317.79(088.8) (56) Авторское свидетельство СССР

Я- 555353, кл. С 01 R 31/28, 1977.

Авторское свидетельство СССР

9 1273853, кл. С ОЬ Р 11/00, 1985 . (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ОБЛАСТИ РАБОТОСПОСОБНОСТИ РАД. -,ОЭЛЕКТРОН НЫХ СХЕМ (57) Изобретение относится к области кОнтрольно — измерительной техники.

Устройство для определения области работоспособности радиоэлектронных схем содержит блок (Б) 32, индикации; генератор 2 синхроимпульсов, делитель

3 частоты, преобразователи 7-10 возмущений, Б 14 анализа, логический Б

1386947

15, коммутаторы 4, 11 и 22, Б 16 Аормиронания импульсов, Б 33 управления, элементы И 17-2 1, инвертор 34, сумматор 28, счетчики 5 и 6, генератор

12 псевдослучайных кодов, Б 3 1 начальной установки, дешиАратор 23, регистр 24 пороговых значений, мультиплексоры 13, 25 и 26, демультиплексор 27, Б 29 памяти, цифроаналоговый

Изобретение относится к контрольно-измерительной технике и может быть использовано для контроля работоспособности радиоэлектронных схем.

Цель изобретения — повышение точности определения границ областей работоспособности за счет учета воздействия случайных возмущений.

На фиг. 1 приведена блок-схема устройства; на фиг. 2 и 3 — временные диаграммы работы устройства; . на фиг. 4 — схема сумматора; на Аиг. 5 схема блока памяти; на Аиг. 6 — схема блока управления; на фиг, 7 — схема генератора псевдослучайных кодов.

Устройство для определения областн работоспособности радиоэлектронной схемы 1 содержит генератор 2 синхроимпульсов, делитель 3 частоты, первый коммутатор 4, первый 5 и второй 6 счетчики, первый 7, второй

8, третий 9 и четвертый 10 преобразователи возмущений, второй коммутатор 11, генератор 12 псевдослучайных кодов, первый мультиплексор 13, блок 14 анализа, логический блок l5, блок 16 формирования импульсов, первый 17, второй 18, третий 19, четвертый 20 и пятый 2 1 элементы И, третий коммутатор 22, дешифратор 23, регистр 24 пороговых значений, второй 25 и третий 26 мультиплексоры, демультиплексор 27, сумматор 28, блок 29 памяти, цифроаналоговый преобразователь ЗО, блок 31 начальной установки, блок 32 индикации, блок 33 управления и инвертор 34.

:умматор 28 содержит комбинационный сумматор 35, третий счетчик 36, преобразователь 30 и Б 33 управления °

В описании изобретения даны электрические схемы сумматора 28, Б 29 памяти, Б 33 управления, генератора 12 псевдослучайных кодов. Устройство имеет повышенную точнбсть определения границ областей работоспособности за счет учета воздействия случайных возмущений. 7 ил., 1 табл, одновибратор 37, шестой элемент И

38 и одновибратор 39.

Блок 29 памяти содержит накопитель

40, первый 41 и второй 42 дешиАраторы

5 адреса и блок 43 записи-считывания.

Блок 33 управления содержит .четвертый счетчик 44, первый 45, второй 46 и третий 47 триггеры, первую кнопку °

48, первый 49 и второй 50 переключатели, вторую 51 и третью 52 кнопки, третий 53 и четвертый 54 переключатели, седьмой 55, восьмой 56, девятый

57 и десятый 58 элементы И, первый

59, второй 60 и третий 61 элементы

Генератор 12 псевдослучайных кодов содержит первый 62, второй 63, третий 64 и четвертый 65 цифровые генераторы кодов, одиннадцатый 66 и двенадцатый 67 элементы И. Генераторы 62-65 построены на основе регистров 68-71 сдвига с обратной связью.

Генератор 2 синхроимпульсов сое25 динен выходом с входом делителя 3 частоты. Первый 7, второй 8, третий

9 и четвертый l0 преобразователи возмущений соединены выходами с соответствующими выходами устройства, входы которого соединены с соответствующими входами блока 14 анализа, соединенного выходами с соответствующими входами логического блока 15, выход которого соединен с первым входом блока 16 Аормирования импульсов.

З5 Первый и второй выходы делителя 3 частоты соединены с одноименными входами первого коммутатора 4, соединенного управляющим входом с первым выходом блока 33 управления и с первы4О ми входами первого l7 и второго 18

1386947 элементов И, выходом — с входом инвертора 34, с управляющим входом сумматора 28 и со счетным входом первого счетчика 5.

Установочньп вход первого счетчика 5 соединен с установочным входом второго счетчика 6 и с вторым выходом блока 33 управления, выход переноса— с вторым входом первого элемента И

17 и со счетным входом второго счетчика 6, соединенного выходом переноса с вторым входом второго элемента

И 18 и с первым входом блока 33 управления, соединенного третьим выходом с первым входом третьего элемента

И 19 и четвертым выходом — с первым входом четвертого элемента И 20. Выход инвертора 34 соединен с вторым входом блока 16 формирования импульсов, соединенного выходом с суммирующим входом сумматора 28 и с вторыми входами третьего 19 и четвертого 20 элементов И, соединенных выходами с первым и вторым информационными входами блока 29 памяти, Цифроаналоговый преобразователь 30 выходом соединен с информационным входом второго коммутатора 11, соединенного первым, вторым и третьим выходами с соответствующими первым, вторым и третьим сигнальными входами блока 32 индикации, соединенного первым и вторым управляющими входами с выходами первого 17 и второго 18 элементов И, Первый, второй, третий и четвертый выходы блока 3 1 начальной установки соединены с одноименными информационными входами генератора 12 псевдослучайных кодов, соединенного установочным входом с установочным входом регистра 24 пороговых значений и вторым выходом блока

33 управления, первым синхровходом— с выходом первого коммутатора 4, вто- 4 рым синхровходом - с выходом переноса первого счетчика 5, счетным входом второго счетчика 6 и вторым входом первого элемента И 17, третьим синхровходом — с выходом переноса второго счетчика 6, первым входом блока 33 управления и вторым входом второго элемента И 18.

Первый и второй выходы генератора

12 псевдослучайных кодов соединены с входами первого 7 и второго 8 преобразователей возмущения и первым и вторым входами первого мультиплексора 13, соединенного третьим и четвертым входами с информационными выходами первого 5 и второго 6 счетчиков соответственно. Третий и четвертый выходы генератора 12 псевдослучайных кодов соединены с входами тре— тьего 9 и четвертого 10 преобразователей возмущения. Вход сумматора соединен с выходом второго мультиплексора 25, информационными входами соединенного с выходами регистра 24 порогового значения, а управляющими входами — c. соответствующими управляющими входами третьего мультиплексора 26, демультиплексора 27, второго коммутатора 11 и выходами дешиф— ратора 23, соединенного входами с выходами третьего коммутатора 22, Вычитающий вход сумматора 28 соединен с первым выходом третьего муль— типлексора 26, вторым выходом соединенного с входом цифроаналогового преобразователя 30. Выход сумматора

28 соединен со входом демультиплексо— ра 27, соединенного первым, вторым и третьим выходами соответственно с третьим, четвертым и пятым информационными входами блока 29 памяти, соединенного первым и вторым выходами с одноименными входами третьего коммутатора 22, а третьим, четвертым и пятым выходами — с первым, вторым и третьим входами третьего мультиплексора 26.

Управляющий выход сумматора 28 соединен с первым управляющим входом блока 29 памяти, соединенного вторым управляющим входом с выходом пятого элемента И 21, соединенного прямым входом с выходом инвертора 34 и вто— рым входом блока 16 формирования импульсов, а инверсным входом — с тре— тьим входом блока 16 формирования импульсов, переключающим входом третьего мультиплексора 26, первым выходом блока 33 управления и управляющим входом первого мультиплексора 13, соединенного первым и вторым выходами с соответствующими первым и вторым адресными входами блока 29 памяти, Третий и четвертый выходы блока

33 управления соединены соответственно с первым и вторым управляющими входами генератора 12 псевдослучайных кодов и с третьим и четвертым входами третьего коммутатора 22, соединенного управляющим входом с пятым выходом блока 33 управления. Вход регист138694/ ра 24 пороговых значений соединен с пятым выходом блока 31 начальной установки, а шестой выход блока 33 управления — с управляющим входом генера5 тора 2 синхроимпульсов.

Устройство работает следующим об— разом.

В первом режиме происходит генерация испытательных сигналов, поступаю- 10 щих на входные зажимы испытуемой ра-диоэлектронной схемы 1, и определяет— ся область работоспособности, информация о которой записывается в блок

?9 памяти. 15

Во втором режиме производится периодическое считывание этой информации из блока 29 памяти и вывод изобДажения области работоспособности на зкране блока 32 индикации. 20

Режим генерации испытательных сигналов разделяется на четыре периода: а)начальная установка, б) воздействие на схему 1 двух (I и II) возь1ущений; в) воздечствие трех (I, II 25

g III) возмущений; г) воздействие четырех (I, ЕЕ, III и IU) возмущений.

Все указанные режимы реализуются по— очередно.

Возмущения на испытуемую схему 1 поступают с выходов преобразователей

7-10 возмущений, В качестве возмуЩающих воздействий могут использоВаться напряжения питания схемы, активная и реактивная нагрузка по вхоДам и выходам схемы 1, аддитивные помеховые сигналы на информационных входах схемы 1 и т.п, Входными сигна.г1ами для преобразователей 7-10 являются случайные цифровые коды с выходов генератора 12 псевдослучайных кодов. Каждый из преобразователей 7-10 содержит цифроаналоговый преобразователь и нормирующий усилитель, что позволяет преобразовывать входной код д5 в аналоговую величину возмущения.

Режим генерации испытательных сигналов начинается с начальной установки блоков устройства. В момент времени t, по сигналу "Сброс" в блоке 33 управления на его шестом выходе вырабатывается низкий уровень управляющего сигнала Z который запрещает выработку импульсов в генераторе 2 син-хроимпульсов (фиг. 2б).

В блоке 3 1 начальной установки производится набор четырех начальных значений кодов для каждой серии возмущающих воздейс-.вий, а также набор параллельного цифрового кода, содержащего три компоненты: пороговые значения числа срабатывания схемы 1 для каждого из трех режимов испытаний.

В момент времени t, по сигналу "Установка" в блоке 33 управления на его втором выходе вырабатывается сигнал Z< (фиг. 2а), устанавливающий в нуль счетчики 5 и 6 и разрешающий занесение начальных значений кодов в регистры генератора 12 псевдослучайных кодов и занесение кода пороговых значений в регистр 24 пороговых значений. При этом на третьем и четвертом выходах блока 33 управления устанавливаются нулевые уровни управляющих сигналов Y и У,, запрещающих прохождение сигналов через элементы И 19 и 20 на блок 29 памяти.

Генератор 2 синхроимпульсов выдает импульсы высокой частоты на вход делителя 3 частоты, На одном выходе делителя 3 частота импульсов соответствует частоте изменения величины первого возмущающего воздействия, на другом выходе — частоте, соответствующей выводу изображения на экран блока 32 индикации. В режиме генерации нулевой уровень сигнала Z на первом выходе блока 33 управления запрещает прохождение импульсов через элементы И 17 и 18 HB входы синхронизации блока 32 индикации, разреша-. ет прохождение через элемент И 21 си. налов на блок 29 памяти и подключ:-..т выход коммутатора 4 к первому . вью.оду делителя 3 частоты.

В момент времени по сигналу

"Пуск" в блоке 33 управления устанавливается единичный уровень сигнала

Zö и начинается генерация синхроимпульсов в генераторе 2 (фиг, 2б, д).

Эти синхроимпульсы через делитель

3 и коммутатор 4 проходят на первый синхровход генератора 12 и на вход счетчика 5. В период времени (t,,t ) управляющие сигналы Y „Y = 00, ч то соответствует воздействию только двух возмущений Е и II (фиг. 2в, г) . Это достигается запрещением прохождсния синхросигналов на третий 64 и четвертый 65 цифровые генераторы кодов в генераторе 12 псевдослучайных кодов °

В то же время на первом и втором выходах генератора 12 формируются случайные последовательности кодов

1386947 первого и второго возмущений (фиг, 2з, и). Одновременно счетчик 5 подсчитывает число сгенерированных кодов.

Нулевой уровень сигнала Zp подключает к выходам мультиплексора 13 первые два выхода генератора 1?, В результате коды, определяющие возмущающие воздействия, определяют также и адреса ячеек в блоке 29 памяти, в кото- 10 рые записываются результаты испытаний схемы 1 под действием. именно этих возмущений, При заполнении счетчика 5 на его выходе переноса появля. ется сигнал (Аиг, ?е), который постУ-15 пает на вход счетчика 6 и он подсчитывает число серий псевдослучайных последовательностей, сгенерированных на первом и втором выходах генератора 12 °

При первом заполнении счетчика 6 в момент t на его выходе переноса появляется сигнал (Аиг. 2ж), который поступает на первый вход блока 33 управления и устанавливает управляю- 25 щий сигнал 7,, равный 1 (фиг, 2в), Теперь разрешается прохождение синхросигналов через элемент И 66 на вход третьего циАрового генератора 64 кодов и на третьем выходе генератора 30

12 формируется случайная последовательность кодов возмущения III c частотой, равной частоте сигналов на выходе переноса счетчика 5 (фиг.

2к), 35

При втором заполнении счетчика 6 в момент времени t< на его выходе переноса появляется сигнал, который устанавливает в блоке 33 управления управляющий сигнал У, равный 1 (фиг. 40

2г). Теперь в генераторе 12 разрешается прохождение синхросигналов через элемент 67 на вход циАрового генератора 65 кодов и на четвертом выходе генератора 12 формируется случайная по- 45 следовательность кодов возмущения ТЧ с частотой, равной частоте сигналов на выходе переноса счетчика 6 (фиг.

2л) .

Таким образом, в режиме генерации испытательных сигналов формируются

50 сначала два случайных возмущения I u

II с одинаковой частотой изменения.

При этом в силу различных начальных кодов в цифровых генераторах 6? и 63 кодов и различного числа разрядов в регистрах 68 и 69 сдвига этих генераторов производится случайный перебор возможных комбинаций значений первого и. второго возмущений. В пеРиод (t t<) действуют щения, причем перебор значений первых двух возмущений повторяется, Аналогично при действии четырех возмущений повторяется перебор значений первых трех возмущений.

Блок 14 анализа производит пороговый контроль правильности функционирования схемы 1, анализируя состояние по каждому ее выходу отдельно. При нахождении параметров схемы в поле допуска блок 14 анализа выдает сигнал на входы логического блока 15, реализующего Аункцию И, который Аормирует на своем выходе сигнал, принимающий единичное значение, когда ðàдиоэлектронная схема 1 по всем выходам находится в области работоспособ— ности. Этот сигнал поступает на первый вход блока 16 формирования импульсов функционирования, на второй вход которого приходят синхроимпульсы, проинвертированные инвертором 34, а на третий вход — управляющий сигнал

Zp. В результате выходные импульсы блока 16 свидетельствуют о работоспособности схемы 1 при данных возмущениях (фиг, Зг).

Для запоминания условия работоспособности испытуемой схемы 1 используется блок 29.памяти матричного типа.

Первый выход генератора 12 псевдослучайных кодов в режиме генерации испытательных сигналов подключен через мультиплексор 13 к первому адресному входу блока 29 и определяет строку матрицы, второй выход генератора 12— к второму адресному входу и опреде— ляет столбец матрицы.

В результате каждому значению кодов на выходах генератора l2 соответствуют свои уровни возмущающих воздействий и свои ячейки памяти в блоке 29 памяти. Это позволяет одновременно с испытанием схемы 1 записывать оценку ее работоспособности в блок 29 памяти.

Для этого в каждом такте по синхросигналу Х с выхода коммутатора 4 после установления адресных кодов на входах блока 29 памяти на его выходах появляется содержимое выбранной ячейки памяти. Информация в каждой ячейке памяти блока 29 записывается в трех информационных полях и одном

1386947

10 управляющем поле. Управляющее поле ячейки содержит два разряда кода идентификации,в которых записываются сигналы с выходов элементов И 19 и 20.

На первые входы этих элементов поступают управляющие сигналы

У, и У, а на вторые входы стробирующий сигнал с выхода блока

16 формирования импульсов. Если схема 1 работоспособна в данный момент, то блок 16 вырабатывает импульс, разрешающий запись кода У,У в управляющее поле ячейки памяти блока 29 и добавляющий единицу к коду числа сра 15 батываний испытуемой схемы 1.

По синхросигналу Х также происходит запись считанного кода иэ выбранного информационного поля ячейки памяти в счетчик 36 сумматора 28 ° При 20 этом выбор нужного поля ячейки зависит от кода идентификации Y, Y т,е. от числа действующих в данный момент на схему 1 возмущений. Для этого.сигналы У, и У от блока 33 управ- 25 ления через коммутатор 22 поступают на дешифратор 23, на выходе которого появляется трехразрядный унитарный код. Унитарный код поступает на управляющие входы мультиплексорà 26, в результате чего на вычитающий вход сумматора 28 проходит нужное информационное поле содержимого ячейки памяти, содержащее число предыдущих срабатываний схемы 1 при данных значе35 ниях действующих возмущений. Если схема 1 работоспособна и в данный момент испытаний при тех же возмущениях, то по переднему фронту импульса блока 16 содержимое информационного поля увеличивается на 1 в счетчике 36.

Инверсные выходы счетчика 36 подключены к одним входам комбинационного сумматора 35 (фиг. 4), на другие входы которого поступает код порого вого значения для оценки работоспособности схемы 1. Три кода q <, с1, и пороговых значений хранятся в регистре 24. Пороговое значение, соответствующее данному сочетанию дейст50 вующих возмущений, считывается из регистра 24 через мультиплексор 25. В комбинационном сумматоре 35 сумматора 28 проходит вычитание числа срабатываний из порогового значения. Ес. 55 ли разность отрицательна, на выходе с переноса комбинационного сумматора появляется сигнал, стробирующий прохождение через элемент И 38 импульса с выхода одновибратора 37, который запускается сигналом с выхода блока

16. В результате формируется сигнал

Z записи кода идентификации Y< Y в блок 29 памяти. Следовательно, при, превышении числом срабатываний схемы заданного порога сигнал 7.з свидетельствует о работоспособности схемы 1 при данном числе возмущающих воздействий. Тогда по сигналу Z (фиг. Зз, и) в управляющее поле ячейки блока 29 памяти записывается код идентификации У,Y (фиг, 5), показывающий наибольшее число действующих возмущений, при которых испытуемая схема 1 еще работоспособна.

Код числа срабатываний схемы 1 с прямых выходов счетчика 36 сумматора

28 через демультиплексор 27, управля емый дешифратором 23, поступает в соответствующее информационное поле выбранной ячейки памяти блока 29 по сигналу записи с выхода элемента И

21 (фиг. 3 и 5) .

Таким образом, режим генерации испытательных сигналов состоит из трех периодов: первый период — действие двух возмущений, код идентификации

YiY = 00, второй период (t„„ t jдействие трех возмущений, код идентификации Y

Y <У = 11. Третий период заканчивается по сигналу "Сброс" в блоке 33 уп- равления, После этого сигнал Z „ = 0 и генерация синхросигналов Х пре-. кращается, В блоке 33 управления производится подготовка к режиму считывания информации. Для этого кнопка

48 (фиг. 6) переводится в положение

"Вывод" °

Вывод информации производится в двух подрежимах: " 1" и "2". В подрежиме "1" считывается то информационное поле ячейки памяти, которое соответствует последнему значению кода идентификации, записанному в управляющем поле этой ячейки. Для этого единичны уровень управляющего сигнала Z,1 на пятом выходе блока 33 управления подключает к выходу коммутатора 22 первый и второй выходы блока

29 памяти. Выводимая область работоспособности в этом случае соответствует воздействию наибольшего числа возмущений, при котором схема 1 ра1386947

Значения кода идентификации

Действующие возмущения

Цвет области работоспособности

Красный

I VIII

I%II H III

0 0

Зеленый

1 0

I%II%III и

Синий ботоспособна при данных значениях возмущений, В подрежиме "2" возможен вывод области работоспособности при заданном числе возмущений, устанавливаемый оператором в блоке 33 управления. Для этого Z> устанавливается равным 0 и на выход коммутатора 22 подключаются выходы блока 33, на которых с помощью 10 переключателей 53 и 54 (фиг. 6) уста" навливаются заданные значения кода идентификации.

Режим считывания информации начинается по сигналу "Пуск" в блоке 33 управления. Единичный уровень сигнала Z подключает к выходу коммутатоГ ра 4 второй выход делителя 3 частоты, 20 на котором частота синхроимпульсов соответствует частоте вывода точек изображения в блоке 32 индикации.

Выходные коды счетчиков 5 и 6 используются для адресации ячеек в накопи25 теле блока 29 и подключаются к его адресным входам через мультиплексор

13. В режиме считывания управляющий сигнал Z с выхода блока 33 управлеP ния переключает вывод информации через мультиплексор 26 на выходы, подключенные к входам цифроаналогового преобразователя 30. Процесс записи в блок 29 памяти в этом режиме блокируется по инверсному входу элемента

И 2 1 и запретом выработки импульсов в 35 блоке 16 формирования импульсов.

С выходов блока 29 в преобразователь 30 поступают параллельные цифровые коды, содержащие информацию о работоспособности радиоэлектронной схемы 1. Выходное напряжение преобразователя 30 поступает .на вход коммутатора 11, на управляющие входы которого подается. унитарный код идентификации с выходов дешифратора 23.

В результате яркость точки изображения, выводимой в данный момент,определяется: а) в подрежиме " 1" — сум50 марным числом срабатываний схемы при действии двух, трех и четырех возмущений, б) в подрежиме "2" числом срабатываний схемы 1 при возмущениях, соответствующих заданному в блоке 33 управления коду идентификации. Цвет точки зависит от количе- ства действовавших возмущений и представлен в таблице.

Так как яркость точки изображения пропорциональна числу срабатываний схемы 1, то восприятие яркости оператором не должно зависеть от цвета области работоспособности. Для этого коммутатор 11 содержит в каждом канале нормирующие усилители, коэффициенты усиления которых определяются из кривой относительной видности так, чтобы обеспечить одинаковое восприятие различных цветовых зон области работоспособности.

На фиг ° 4 приведено возможное выполнение сумматора 28. Счетчик 36 служит для увеличения числа срабатываний схемы на 1, если схема 1 работоспособна и в данный момент. Код числа срабатываний записывается в счетчик 36 по информационным входам

D, †„ при действии инверсного сигнала С, сформированного из синхросигнала X с задержкой на одновибраторе 39.

Если на выходе блока 16 появляется импульс, он поступает на счетный вход счетчика 36 и передним фронтом увеличивает его содержимое íà 1. Если схема 1 не работоспособна, код в счетчике 36 не меняется. В комбинационном сумматоре 35 происходит сравнение числа срабатываний с пороговым значением. Одновибратор 37 задерживает сигнал от блока 16 на вход элемента И 38 для того, чтобы успело произойти сложение в счетчике 36, Сигнал переноса Р на выходе сумматора 35 возникает при переполнении, т,е. в том случае, когда число срабатываний схемы l становится больше, чем пороговое значение. Это необходимо для повьппения достоверности информации о работоспособности испытуемой схемы 1.

На фиг. 5 приведено возможное выполнение блока 29 памяти. Запоминание информации происходит в накопителе

1386947

14

40. Для выбора строк используется дешифратор 41 адреса, для выбора столбцов — дешифратор 42 адреса, Чтение информации из выбранной ячейки производится по синхросигналу Х. Разряды управляющего поля поступают на входы коммутатора 22, а разряды информационных полей ячейки - на входы мультиплексора 26. Управление мульти- 10 плексора 26 производится управляющим кодом, считанным в этом же такте, поэтому сигнал записи в счетчик 36 сумматора 28 задерживается на необходимую величину одновибратором 39.

Запись управляющего кода идентификации в накопитель 40 производится по сигналу Z . Запись в информационные поля ячеек производится по сигналам

Х с выхода элемента И 21. 20

На фиг. 6 приведена схема блока

33 управления. Работа начинается с подачи сигнала "Сброс" от кнопки

48, при этом счетчик 44 и триггеры 25

45-47 устанавливаются в нуль и вырабатывается нулевой уровень сигнала

Z íà шестом выходе блока 33. Переключатель 49 переводится в положение

"Испытания" и разрешает прохождение 3Q на счетный вход счетчика 44 сигналов переноса с выхода счетчика 6. Сигнал

"Установка" от кнопки 52 вырабатывает на втором выходе блока 33 сигнал Е о, по которому производится занесение начальных кодов в генератор 12 и регистр 24 пороговых значений, По сигналу "Пуск" от кнопки 51 устанавливается в единичное состояние триггер 47. В первый период испытаний

- 40 двухтактные триггеры 45 и 46 вырабатывают управляющий код У,Y = 00. По первому сигналу с выхода переноса счетчика 6, поступающего на вход блока 33, триггер 45 переводится в еди45 ницу и самоблокируется по входу (код

Y,Y = 10). По второму сигналу на входе блока 33 в единицу устанавливается триггер 46 и также самоблокируется (код Y Y = 11). Счетчик 44 счи- тает серии испытательных последовательностей по сигналам переноса счетчика 6. При переполнении счетчика 44 вырабатывается сигнал сброса и режим генерации испытательных сигналов пре- 55 кращается. Кроме того, режим .генера" ции может быть остановлен оператором при нажатии кнопки 48 "Сброс".

В режиме счит-.яания информации переключатель 49 устанавливается в положение "Вывод" и по сигналу "Пуск" начинается процесс считывания, Код идентификации в подрежиме "2" устанавливается с помощью переключателей

53 и 54. Элементы И 57 и 58 в э,то время заперты низким уровнем от переключателя 50. Ф

На фиг. 7 приведено возможное исполнение генератора 12 псевдослучайных кодов, Цифровые генераторы 62-65 кодов устанавливаются в начальное состояние по сигналу Z, при этом в них записываются коды с выходов блока

3f начальной установки. Цифровые генераторы кодов выполняются на основе регистров 68-7 1 сдвига с обратной связью, синхронизация сдвигов производится сигналами на синхровходах генератора 12. Элементы И 66 и 6? запрещают прохождение синхроимпульсов в соответствующие периоды испытаний .

Формула изобретения

Устройство для определения области работоспособности радиоэлектронных схем, содержащее блок индикации, генератор синхроимпульсов, соединенный выхоцом с входом делителя частоты, первый, второй, третий и четвертый преобразователи возмущений, соединенные выходами с соответствующими вы- . ходами устройства, входы которого соединены с соответствующими входами блока анализа, соединенного выходами с соответствующими входами логического блока, выход которого соединен с первым входом блока формирования импульсов, первый и второй выходы делителя частоты соединены с одноименными входами первого коммутатора, соединенного управляющим входом с первым выходом блока управления и с первыми входами первого и второго элементов И, выходом — с входом инвертора, с управляющим входом сумматора и со счетным входом первого счетчика, соединенного установочным входом с установочным входом второго счетчика и с вторым выходом блока управления, выходом переноса — с вторым входом первого элемента И и со счетным .входом второго счетчика, соединенного выходом переноса с вторым входом второго элемента И и с первым входом блока управления, соединенно138694i

16 го третьим выходом с первым входом третьего элемента И и четвертым выходом — с первым входом четвертого элемента И, выход инвертора соединен с вторым входом блока формирования импульсов, соединенного выходом с суммирующим входом сумматора и с вторыми входами третьего и четвертого элементов И, соединенных выходами с пер- 10 вым и вторым информационными входами блока памяти, цифроаналоговый преобразователь, выходом соединенный с информационным входом второго коммутатора, соединенного первым, вторым и третьим выходами с соответствующими первым, вторым и третьим сигнальными входами блока индикации, соединенного первым и вторым управляющими входами с выходами соответственно первого 20 и второго элементов И, о т л и ч а ющ е е с я тем, что, с целью повышения точности определения границ областей работоспособности, в него введены генератор псевдослучайных кодов, 25 блок начальной установки, третий коммутатор, дешифратор, регистр пороговых значений, первый, второй и третий мультиплексоры, демультиплексор и пятый элемент И, причем первый, З0 второй, третий и четвертый выходы блока начальной установки соединены с одноименными информационными входами генератора псевдослучайных кодов, соединенного установочным входом с установочным входом регистра порого35 вых значений и вторым выходом блока управления, первым синхровходом — с выходом первого коммутатора, вторым синхровходом. — с выходом переноса 40 первого счетчика, третьим синхровходом — с выходом переноса второго счетчика, первый и второй выходы генератора псевдослучайных кодов соединены соответственно с входами первого и второго преобразователей возмущения и первым и вторым входами первого мультиплексора, соединенного третьим и четвертым входами с информационными выходами первого и второго счетчиков соответственно, третий

50 и четвертый выходы генератора псевдослучайных кодов соединены соответственно с входами третьего и четвертого преобразователей возмущения, вход сумматора соединен с выходом второго мультиплексора, информационными входами соединенного с выходами регистра пороговых значений, а управляющими входамн — с соответствующими управляющими входами третьего мультиплексора, демультинлексора„ второго коммутатора и выходами дешифратора, соединенного. входами с выходами третьего коммутатора, вычитающий вход сумматора соединен с первым выходом третьего мультиплексора, вторым выходом соединенного с входом цифроаналогового преобразователя, выход сумматора соединен с входом демультиплексора, соединенного первым, вторым и третьим выходами соответственно с третьим, четвертым и пятым информационными входами блока памяти, соединенного первым и вторым выходами с одноименными входами третьего коммутатора, а третьим, четвертым и пятым выходами — с первым, вторым и третьим входами третьего мультиплексора, управляющий выход сумматора соединен с первым управляющим входом блока памяти, соединенного вторым управляющим входом с выходом пятого элемента И, соединенного прямым входом с выходом инвертора, а инверсным входом — с третьим входом блока формиров ания импульсов, переключающим входом третьего мультиплексора, с первым выходом блока управления и управляющим входом первого мультиплексора, соединенного первым и вторым выходами с соответствующими первым и вторым адресными входами блока |амяти, третий и четвертый выходы блока управления соединены соответственно с первым и вторым управляющими входами генератора псевдослучайных кодов и с третьим и четвертым входами третьего коммутатора, соединенного управляющим входом с пятым выходом блока управления, соединенного шестым выходом с управляющим входом генератора синхроимпульсов, вход регистра пороговых значений соединен с пятым выходом блока начальной установки.! 33694 7

138á947 мульт

27

А ег

1386947

1386947 ко

Составитель В.Савинов

Редактор П.Гереши Техреду.Сердюкова Корректор С.Шекмар

Заказ 1493/45 Тираж 772 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская араб., д, 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул, Проектная, 4