Устройство для адаптивного скользящего сглаживания

 

Устройство относится к области вычислительной техники и может быть использовано в системах цифровой обработки сигналов, например, для уменьшения уровня шума в сигнале изображения . Цель изобретения - повьшение точности. Устройство содержит аналого-цифровой преобразователь, элемен-, ты задержки, блок вычисления среднего значения квадратов, блок вычисления квадрата среднего значения, линейный цифровой фильтр, блок извлечения квадратного корня, делитель,квадратор , первый и второй вычитатели, сумматор, селектор минимума, мультиплексор , триггер управления, генератор тактовых импульсов. Устройство реализует алгоритм линейного сглаживания по одному из трех отрезков, для которого погрешность линейной аппроксимации минимальна, 3 ил. (О (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„1387017 A 1 (5D 4 G 06 F 15/36

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ © тр,„,." =-, ОПИСАНИЕ ИЗОБРЕТЕНИЯ,, ЙЩ гг се(К А BTOPCHOMY СВИДЕТЕЛЬСТВУ (54) УСТРОЙСТВО ДЛЯ АДАПТИВНОГО

СКОЛЬЗЯЩЕ ГО СГЛАЖИВАНИЯ (57) Устройство относится к области вычислительной техники и может быть (21) 4039840/24-24 (22) 19.03.86 (46) 07.04.88. Вюл. Р 13 (71) Физико-механический институт им. Г.В.Карпенко (72) В.В.Грицык, А.Ю.Луцык и P.М.Паленичка (53) 681.3 (088.8) (56) Авторское свидетельство СССР

В 1012272, кл. G 06 F 15/36, 1981.

Авторское свидетельство СССР

В 1283793, кл. G 06 F 15/36,26.12.85. использовано в системах цифровой обработки сигналов, например, для уменьшения уровня шума в сигнале изображения. Цель изобретения — повышение точности. Устройство содержит аналого-цифровой преобразователь, элементы задержки, блок вычисления среднего значения квадратов, блок вычисления квадрата среднего значения, линейный цифровой фильтр, блок извлечения квадратного корня, делитель,квадратор, первый и второй вычитатели, сумматор, селектор минимума, мультиплексор, триггер управления, генератор тактовых импульсов. Устройство реализует алгоритм линейного сглаживания по одному из трех отрезков, для которого погрешность линейной аппроксимации минимальна. 3 ил.

1387017

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой обработки сигналов, например, для ум ньшения уровня шума в изображении.

Цель изобретения — повышение точности устройства.

На фиг. 1 показана блок-схема предлагаемого устройства; на фиг.2— структурная схема линейного цифрового фильтра; на фиг. 3 — структурная схема селектора минимума.

Устройство содержит аналого-цифровой преобразователь (АЦП) 1, элемент 2 задержки, блок 3 вычисйения среднего значения квадратов, блок 4 вычисления квадрата среднего значения, линейный цифровой фильтр 5 (с постоянными коэффициентами), блок 6 2р извлечения квадратного корня, делитель 7, квадратор 8, вычитатель 9, элемент 10 задержки, блоки 11 и 12 элементов задержки, блок 13 выделения минимума, сумматор 14, вычита- 25 тель 15, мультиплексор 16, тактовый вход 17, распределитель 18 импульсов.

Линейный цифровой фильтр,(с постоянными коэффициентами) содержит (n-t) элементов t9 задержки на от.счет, (n-1)/2 вычитателей 20, (и—

1)/2 блоков 21 постоянной памяти (ПЗУ) и сумматор 22.

Блок 13 содержит три компаратора 23 и ПЗУ 24.

Устройство реализует метод адаптивного кусочно-линейного сглаживания сигнала f (t) по трем возможным отрезкам длиной С каждый. Для текущей точки дискретизации t центральная точка .первого отрезка совпадает с t центральная точка второго отУ резка — с точкой t; — /2, а центр третьего отрезка находится в точке

+(/2. Для каждой точки <; по ме45 ! тоду наименьших квадратов вычисляются значения параметров w „ и vÄ, где

k = 1, 2, 3, прямых линий в пределах каждого из определенных трех отрезков длиной с . . Затем вычисляются по- 50 грешности (дисперсии) линейной аппроксимации вида f (t) w„.t+v„каждого из трех отрезков, и сглаживание в точке проводится по тому отрезку, для которого погрешность минимальна.. Для первого отрезка результат сглаживания g(t) в точке t, g(t! ) = v,, для второго отрезка g(t;) = w С+ч и для третьего отрезка g(t ) = — w>t + !р где 1 = (n-1)/2, а п — количество точек дискретизации на отрезок сглаживания длиной c (n — нечетное).

Устройство работает следующим образом.

Отсчеты (выборки) входного сигнала с выхода АЦП 1 последовательно в соответствии с частотой распределителя 18 поступают на вход первого элемента 2 задержки. Последний осуществляет задержку íà и отсчетов, т.е. если на выходе АЦП 1 в заданном такте присутствует код отсчета f!, то на выходе элемента 2 задержки в этом же такте присутствует двоичный код отсчета f; „. В каждом такте работы устройства блок 4 рекурсивно вычисляет квадрат локального среднего значения а„ для и отсчетов на основе рекуррентного соотношения

Посредством блока 3 в каждом такте работы устройства рекурсивно вы- ° числяется локальное среднее значение

Ь, квадратов и отсчетов. сигнала по рекуррентному соотношению ь; = ь;,.+ — f; — — f.„ . (2)

2 1 2

Структурные схемы блоков 3 и 4 приведены, например, в (2) . Линейный цифровой фильтр 5 в каждом такте устройства вычисляет значение следующей величины: е с; =,i k ° f;-1+k, (3)

k =-P.

Блоки 3 и 4 и цифровой фильтр 5 работают в параллельно-конвейерном режиме. Для этого в состав вычитателей 20 и сумматора 22 входят регистры-фиксаторы промежуточных результа-. тов этапов конвейерных вычислений.

Сумматор 22 в цифровом фильтре состоит из ) log 1 (групп двухвходовых сумматоров для параллельно-конвейерного вычисления суммы 1 чисел). При этом общее количество двухвходовых комбинационных сумматоров с регистрами-фиксаторами равно 1 и все они работают параллельно. Блоки ПЗУ 21 запрограммированы таким образом, что в каждом такте работы устройства k-e

ПЗУ 21 таблично реализует произведение разности двух отсчетов сигнала с выхода k-го вычитателя 20 на пос1387017

50 тоянный коэффициент, равный k. Для получения значения коэффициента w

w и w -в уравнении прямой линии для соответствующего отрезка сглаживания реализуется деление выходного значения фильтра 5 на соответствующий постоянный коэффициент. Для вычисления значения результата сглаживания g, по второму или третьему отрезку коэффициент w умножается на 1, а коэффициент ы — на -1.Эти вычисления э реализуются в делителе 7 путем выполнения одной операции деления выходного значения фильтра 5 на (1 +

+ 1) (2 + 1)/3.

Делитель. 7 может быть реализован в виде ПЗУ, на адресный вход которого поступает двоичный код значения с,, вычисленного по формуле (3). Второй элемент 10 задержки предназначен для временного запоминания значений

3 с„ /(l+1)(2l+1), а в первом блоке

11 элементов задержки временно хранятся (n — 1) последовательных локальных средних значений а;, т.е. значения коэффициентов ч,, ч ич уравнения прямой линии-на выходе блока 6 и на первом и втором выходах блока i 1. Первый блок 11 элементов задержки состоит из (n-1) последова30 тельно соединенных элементов задержки на один отсчет, причем его первый выход является выходом элемента за держки с номером 1 = (n-1)/2, а второй выход — выходом (n-1)-ro элемен- 35 та задержки.

Таким образом, в каждом такте работы устройства на выходе сумматора

14 присутствует двоичный код значения д;=ы Т+ч, на первом выходе бло- 40 ка 11 элементов задержки. — код числа

g, =ч,, а на выходе второго вычитателя 15 — код числа g" = -w l+v .

На выходе первого вычитателя присутствует код погрешности d локальной линейной аппроксимации входного сигнала, которая вычисляется по формуле

d = Ь,-а;-с;/r (4) где r=l(1+1)(21+1) /3, Вычисление последнего члена в формуле (4) реализуется таблично посредством квадратора 8, в качестве которого используется блок ПЗУ. ПЗУ 5 программируется таким образом, что оно реализует операцию возведения в квадрат и деления на постоянный коэффициент r Во втором блоке 12 элементов задержки, состоящем из (n-1) последовательно соединенных элементов задержки на отсчет, временно хранятся (n-1) последовательных значений погрешностей локальной линейной аппроксимации, Таким образом, на выходе первого вычитателя 9, первом и втором выходах блока 12 в каждом такте работы устройства присутствуют коды значений погрешности линейной аппроксимации для трех возможных отрезков сглаживания. Эти значения параллельно поступают на три соответствующие входы блока 13 выделения минимума. Последний предназначен для вычисления кода номера минимального числа из трех входных чисел, т.е. в данком случае для вычисления номера минимальной погрешности. Компараторы 23 осуществляют попарное сравнение кодов трех входных чисел. Результаты сравнения поступают на первые три разряда адресного входа ПЗУ 24, а четвертый разряд адресного входа ПЗУ

24 подключен к управляющему входу селектора минимума. ПЗУ 24 запрограммировано таким образом, что на его двухразрядном информационном выходе появляется код номера минимального числа из трех чисел на входе селектора минимума в случае, когда четвертый разряд адресного входа ПЗУ 24 имеет значение "0" т.е. на управляющем входе блока 13 присутствует сигнал "1". Когда ьа управляющем входе блока 13 присутствует сигнал "1" то на информационном выходе ПЗУ 24 код второго числа независимо от результатов попарного сравнения трех входных чисел.

Триггер управления предназначен для задания режима работы устройства. Когда триггер находится в нулевом состоянии, то предлагаемое устройство осуществляет адаптивное скользящее сглаживание входного сигнала.

Тогда на управляющий вход мультиплексора 16 поступает в каждом такте работы устройства двухразрядный код номера минимальной погрешности линейной аппроксимации. В случае, когда триггер находится в единичном состоянии, то данное устройство осуществляет обычное (неадаптивное) скользящее усреднение входного сигнала. Тогда во всех тактах работы

1387017 устройства мультиплексор 1б коммутирует на выход устройства свой второй вход, т.е. первый выход первого блока 11 элементов задержки. 1> этом слу- 5 чае на выходе устройства локальное среднее значение а„ по и отсчетам входного сигнала.

Формула изобретения

Устройство для адаптивного скользящего сглаживания, содержащее аналого-цифровой преобразователь, элемент задержки, распределитель, импульсов, блок выделения минимума, мультиплек-.сор, два блока задержки, блок извлечения квадратного корня, вычитатель, блок вычисления среднего значения квадратов, блок вычисления квадрата д> среднего значения, вход аналого-цифрового преобразователя является входом устройства, выход аналого-цифрового преобразователя соединен с первыми входами блоков вычисления среднего значения квадратов и .квадрата среднего значения, вторые входы которых соединены с выходом первого, элемента задержки, вход которого соединен с выходом аналого-цифрового преобразователя, тактовый вход которого подключен к первому входу распределителя импульсов, второй выход которого соединен с тактовыми входами блоков вычисления квадратов среднего значения и среднего значения квадратов и цифрового фильтра, выход блока вычисления среднего значения квадратов подключен к входу уменьшаемого первого вычитателя, вход пер" вого вычитаемого которого соединен с выходом блока вычисления квадрата среднего значения и соединен с вхо дом блока извлечения квадратного корня, выход которого подключен к входу первого блока элементов задержки, первый выход которого соединен с,первым информационным входом мультиплексора, адресный вход которого подключен к выходу блока выделения минимума, первый информационный вход которого соединен с выходом первого вычитателя и соединен с входом второго блока задержки, тактовый вход блока извлечения квадратного корня подключен к третьему выходу распределителя импульсов, четвертый выход которого соединен с тактовым входом блока выделения импульса, первый и второй выходы второго блока задержки подключены соответственно к второму и третьему информационным входам блока выделения минимума, о т л и— ч а ю щ е е с я тем, что, с целью повьппения точности, в него введены цифровой фильтр, квадратор, дели,тель, элемент задержки, второй вычитатель, сумматор, выход аналогоцифрового преобразователя соединен с входом цифрового фильтра, выход которого подключен к входу делителя и квадратора, выход которого соединен с входом второго вычитаемого первого вычитателя, выход делителя подключен к первому входу сумматора и через второй элемент задержки — к первому входу второго вычитателя, второй вход которого соедйнен с вторым выходом второго блока задержки, выход блока извлечения квадратного корня подключен к второму входу сумматора, выход которого соединен с вторым информационным входом мультиплексора, третий информационный вход которого подключен к выходу второго вычитателя, четвертый выход распределителя импульсов соединен с тактовыми входами квадратора и делителя, тактовый вход сумматора и второго вычитателя подключен к пятому выходу распределителя импульсов.

1387017

1387017

Составитель И.Мухин

Редактор И,Шулла Техред А.Кравчук Корректор В.Бутяга

Заказ 1496/49 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-.35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4