Аналого-цифровой преобразователь

 

Изобретение относится к вычислительной и электроизмерительной технике . Цель изобретения - повьшение точности и надежности. Поставленная цель достигается тем, что в аналого-цифровой преобразователь, содержащий тактовый генератор 8, первый, второй и третий блоки 4, 5, 6 сравнения, первый и второй аналоговые сумматоры 1, 2, первый цифроаналоговый преобразователь 16, регистр 15, распределитель 13 тактовых импульсов, дешифратор 7, введены второй цифроаналоговый преобразователь 17 и третий аналоговый сумматор 6, первый и второй элементы ИЛИ 9 и 10, элемент ШШ-НЕ 11, - элемент И 12 и счетчик 14 импульсов, благодаря которым контролируется работоспособность основных узлов устройства , а также уменьшается погрешность , обусловленная переходными процессами в разрядных ключах цифроаналогового преобразователя. 1 ил., 1 табл. С S (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А1 (19) SU(ii) (5g 4 Н 03 М 1/10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPbITHA (21) 4148910/24-24 (22) 18.11.86 (46.) 15.04.88 ° Бюл. № )4 (71) Институт кибернетики им.. В.М.Глушкова (72) И.В.Самус (53) 681.325 (088.8) (56) Авторское свидетельство СССР

¹ 705670, кл. Н 03 М 1/10, 1979.

Авторское свидетельство СССР

¹ 762166, кл. H 03 M 1/10, 1980. (54) АНАЛОГОЦИФРОВОЙ ПРЕОБРАЗОВА

ТЕЛЬ (57) Изобретение относится к вычислительной и электроизмерительной технике. Цель изобретения - повышение точности и надежности. Поставленная цель достигается тем, что в аналого-цифровой преобразователь, содержащий тактовый генератор 8, первый, второй и третий блоки 4, 5, 6 сравнения, первый и второй аналоговые сумматоры I, 2,-первый цифроаналоговый преобразователь 16, регистр 15, распределитель

13 тактовых импульсов, дешифратор 7, введены второй цифроаналоговый преобразователь 17 и третий аналоговый сумматор 6, первый и второй элементы ИЛИ 9 и 10, элемент ИЛИ-НЕ 11, элемент И 12 и счетчик 14 импульсов, благодаря которым контролируется работоспособность основных узлов уст ройства, а также уменьшается погрешность, обусловленная переходными процессами в разрядных ключах цифро» аналогового преобразователя. 1 ил., 1 табл.

1388984

Изобретение относится к вычислительной и электроизмерительной технике и может быть использовано в качестве самостоятельного модуля или. сос5 тавной части различных устройств, в которых осуществляется преобразование аналоговых сигналов в цифровые коды.

Целью изобретения является повь|ше- 10 ние точности и надежности.

На чертеже изображена структурная схема аналого-цифрового преобразовагеля.

Структурная схема содержит аналоговые сумматоры.l, 2,и 3, блоки 4, 5 и б,сравнения, дешифратор 7, такто-. вый генератор 8, элементы ИЛИ 9.и 10, элемент ИЛИ-НЕ 11 элемент И 12, распределитель 13 такговых импульсов, 20 счетчик 14 импульсов, регистр 15„первый и второй цифроаналоговые преобразователи 16 и 17„

Аналого-цифровой преобразователь работает следующим образом. 25

В исходном состоянии выходы регистра 15iи распределителя 13 тактовых импульсов находятся в нулевом состоянии, а выход элемента ИЛИ-НЕ 11 - в единичном. С приходом импульса запус- 30 ка на вход тактового генератора 8 re" нератор начинает вырабатывать такто вые импульсы, которые беспрепятственно поступают на вход распределителя 13 тактовых импульсов, так как элемент И 12 открьг;. При этом по пе реднему фронту первого импульса в распределителе тактовых импульсов вы" рабатывается сигнал, включающий пер" вый (старший) разряд второго цифро»=

40 аналогового преобразователя 17, вес которого равен весу первого (старшего) разряда первого цифроаналогового преобразователя 16., Напряжение, со ответствующее первому разряду, с выхода второго цифроаналогового преобразователя 17 поступает на вторые входы аналоговых сумматоров 1, 2 и на первые входы которых подается на пряжение с выхода первого цифроаналогового преобразо:вателя 16, в первом такте равное нужо. Аналоговый сумматор 1 работает таким образом, что на

его выходе образуется напряжение

U ; + 0,50;,где U ; — напряже" ние на выходе первого цифроаналогово- 55 го преобразователя 16 в i такте преобразования, U; — напряжение на выходе второго цифроаналогового преобразователя Ii в i M такте. На выходе аналогового сумматора 2 образуетнапряжение U< = U< + U; R HB выходе аналогового сумматора 3 » напряжение U>, = U, + 1,5U,. Эти напряжения подаются на соответствующие входы блоков 4, 5, 6 сравнения, на первые входы которых поступает входное напряжение U По спаду первого тактового импульса блоки 4, 5, 6 сравнения производят сравнение, в результате чего на их выходах образуются цифровые сигналы XI Х2, ХЗ соответственно. Состояние этих сигналов дешифрируется дешифратором 7 в соответствии с таблицей. Если комбинация сигналов Xl Х2, ХЗ соответствует цифрам О, I, 3 или 7, процесс преобразования продолжается ° При этом дешифрирование цифры 0 свидетельствует о необходимости включения первого (в дальнейшем нечетного) и второго (в дальнейшем четного) разрядов первого цифроаналогового преобразовате-. ля 16, дешифрирование цифры 1 соот» ветствует включению первого (нечетко го) разряда, цифры 3 - включению второго (четного) разряда, цифры 7 не включению первого (нечетного) и вто рого (четного) разрядов первого циф роаналогового преобразователя 16.

С приходом на вход распределителя

13 тактовых импульсов переднего фрон та второго тактового импульса вырабатывается сигнал, который поступает на стробирующий вход первых двух разрядов регистра 15.

При этом в первый и второй разря ды регистра заносится состояние вы ходов элементов ИЛИ 9 и 10, определяемое результатами дешифрирования.

Одновременно выключается первый разряд второго цифроаналогового преобразователя 17 и включается следующий разряд, соответствующий разряду первого цифроаналогового преобразователя 16. Таким же образом производится определение остальных разрядов цифро вого кода результата преобразования, при этом преобразование выполняется за п/2 такта„ где n - разрядность аналого".цифрового преобразователя.

Если же комбинация сигналов Хl, Х2, ХЗ соответствует цифрам 2, 4, 5, 6, что свидетельствует о сбое в рабо-. те аналого-цифрового преобразователя, то на выходе элемента ИЛИ-НЕ 11 появляется сигнал "0", который посту

1388984 пает на вход элемента И 12, блокируя тем самым прохождение тактовых импульсов на вход распределителя 13 тактовых импульсов и установочный вход счетчика 14 импульсов. При этом счетчик 14 импульсов уже не сбрасыва ется с приходом каждого следующего тактового импульса, а начинает накапливать число тактовых импульсов, по- 10 ступающих в сбойной ситуации на стро» бирующие входы блоков 4, 5 и 6 сравнения. Если сбой устранился на выходе блоков 4, 5 и 6 сравнения, запрещенных состояний не образуется, на 15 выходе элемента ИЛИ-НЕ 11 вырабатывается уровень "1", деблокирующий про» хождение тактовых импульсов на вход распределителя 13 тактовых импульсов и на установочный вход счетчика 14 2р импульсов, тем самым обнуляя его. Б противном случае, при превышении числа тактовых импульсов, подсчитанных счетчиком 14 импульсов, заданного числа на выходе счетчика вырабатыва- 25 ется сигнал "Авария" и преобразова ние прекращается.

Предлагаемый аналого-цифровой преобразователь позволяет повысить точ ность преобразования за счет того, что поразрядное кодирование как так товое осуществляется вторым цифроана логовым преобразователем посредством включения и выключения за один такт соответствующих разрядов, пРичем . включение и выключение разрядов зависит от результатов сравнения преобра зуемого напряжения с напряжением циф роаналогового преобразователя. Первый же цифроаналоговый преобразователь 40 используется для преобразования текущего цифрового кода в аналоговую фор» му, причем его разряды не переключаются, а либо включаются либо не вклю» чаются, что определяется результатом 45 сравнения преобразуемого напряжения с напряжением цифроаналогового преоб» разователя. Тем самым устраняются погрешности, обусловленные переходны ми процессами при переключении разря- О дов цифроаналогового преобразователя, особенно в критических точках диапа зона преобразования.

Надежность функционирования пред» лагаемого преобразователя повышается эа счет распознавания дешифратором

55 запрещенных состояний на выходах бло ков сравнения и блокировки процесса преобразования до устранения сбойной ситуации. Известно, что при подаче на вторые входы блоков сравнения напряжений, равных

=U, + 05KU; где U — напряжение, подаваемое на

К вход К-го блока сравнения во время i-й иттерации;

Б — суммарное выходное напряжение первого цифроаналогового преобразователя во время

i-g иттерации;

Б; — выходное напряжение второго цифроаналогового преобразователя во время -й иттерации, К вЂ” номер блока срагнения, К =

1, 2, 3; — номер иттерации, i = 1, 2, n/2 (n — число разрядов аналого-цифрового преобразователя), и при условии, что сигнал на выходе блока сравнения формируется в соответствии с выражением

1, если U„ U„;

Х к (2}

О, если U„ > U а суммарное выходное напряжение первого цифроаналогового преобразователя определяется, как

Uс =,0 а И +, а Б, (3)

Е-1 где à,a - коэффициенты, характеризующие включение соответ ственно нечетных и четных разрядов цифроаналогового преобразователя, 1 = 1,0, m = 1,0;

U,Б — напряжение соответственно нечетных и четных раз рядов первого цифроаналогового преобразователя;

l — номер нечетного разряда, 1 = 2i — 1;

m — номер четного разряда, m = 2, комбинации состояний выходов блоков сравнения взаимно связаны со значениями преобразуемой величины, что классифицируется таблицей.

Таким образом, комбинации состояний выходов блоков сравнения, соответствующие десятичным цифрам 2, 4, 5, 6, свидетельствуют о сбое в работе цифроаналоговых преобразователей, аналоговых сумматоров или блоков

1388984

U. а 11 .сБ

Взаимосвязь состояний блоков сравнения и значений входного напряжения

Характеристика входного напряжения

Десятичный

Состояние выходов блоков сравнения

Х1 Х2

U„(U (U ; U„

0 0

0 0

Uz, 11„ Б ;

11 <; 11х - 11д, 11 аз

Н Х 2, 13

0

Ux &cU1, Ux) U ) 11

U -U с 11 U > Б

Х (2i у х - ъ сравнения, так как не выполняется неравенство

Формулa изобретения

Аналого-цифровой преобразователь„ содержащий тактовый генератор, управ- 10 дяющий вход которого является шиной

"Пуск", первый, второй и третий бло". ки сравнения, первые входы которых объединены и являются входной шиной,, ( вторые входы первого и второго блоков сравнения соединены с выходами (««epaoro и второго аналоговых суммато"-! ров соответственно, первые входы ко «".,орых объединены и подключены к вы

« оду первого цифроаналогового преоб- 20 разователя, входы которого подключе""

««ы к соответствующим вьгходам регист". ра и являются соответствующими выход« ыми шинами, стробирующие входы i-го

Разряда где i = 1,3,- ° °,n 1 и 25 (i+1)-ro разряда регистра объединены

«I соединены с соответствующими выхода" (Ми распределителя тактовых импульсов, выходы блоков сравнения подключены к соответствующим входам дешифратора, отличающийся тем, что, с

Целью повышения точности и надежности, в него введены второй цифроана,«логовый преобразователь, третий ана". л оговый сумматор, первый и второй

35 элементы ИЛИ, элемент ИЛИ-НЕ, элеМент И и счетчик импульсов, выход ко« орогп является шиной неисправности„ счетный вход объединен с третьими входами блоков сравнения, с первым входом элемента И и соединен с выходом тактового генератора, а устано вочный вход счетчика импульсов объе динен с входом распределителя такто» вых импульсов и подключен к выходу элемента И, второй вход которого соединен с выходом элемента ИЛИ-НЕ, первый вход третьего аналогового сумматора объединен с первым входом второго аналогового сумматора, а вторые входы аналоговых сумматоров объединены и подключены к выходу второго цифроаналогового преобразователя,входы которого подключены к соответствующим выходам распределителя тактовых импульсов, выход третьего анало» гового сумматора соединен с вторым входом третьего блока сравнения, первые входы элементов ИЛИ объединены и подключены к первому входу дешифра тора, второй выход которого соединен с вторым входом первого элемента ИЛИ, третий выход .подключен к первому входу элемента ИЛИ-НЕ, четвертый вход соединен с вторым входом второго эле мента ИЛИ, а пятый, шестой и седьмой выходы соединены соответственно с вторым, третьим и четвертым входами элемента ИЛИ-НЕ, информационные входы нечетных разрядов регистра объединены и подключены к выходу первого элемента ИЛИ, а информационные входы четных разрядов регистра объединены и подключены к выходу второго элемента ИЛИ.