Устройство передачи асинхронной информации

 

Изобретение относится к технике связи и позволяет расширить функциональные возможности устр-ва путем обеспечения передачи асинхронной информации на частоте как большей, так и меньшей тактовой частоты при ограниченном времени сеанса связи Устр-во содержит блоки памяти (ВП) 1,2, блок 3 запуска и управления, коммутатор 4, счетчик 5 адресов записи , счетчик б адресов считывания, блок промежуточной памяти (ВПП) 7, блок 8 сравнения, делитель 9 частоты , инвертор 10 и злемент И Перед началом работы в БГШ 7 заносится начальный код, равный половине объема БП ,2о Блок 3 вырабатывает сигнал разрешения выбора БП на запись и сигнал запрета коммутации БП„ БП 1, 2 работают попеременно в противофазе в режиме записи и считьгеания информации. Коммутация БП 1,2 происходит при достижении кодом счетчика 6. кода, хранящегося в БШ1 1, При этом срабатывает блок 8 сравнения, Б случае незанятости БП, работающего на запись, код счетчика 5 заносится в БПП 7, а затем счетчики 5,6 обнуляются В случае занятости БП, работающего на запись, происходит коммутация БП 1,2. При этом в БПП 7 запоминается последний адрес записи Коммутация БП разрешается только в те моменты, когда БП, работающий на запись, свободен, т.е. находится в режиме хранения, 3 ил,. I ОО со о ю 00 1ЕгЛ ibu f

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСГ1УБЛИН (11 у Н 04 J 3/06

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4102181/24-09 (22) 16.05.86 (46) 15.05.88. Бюл. Ф 18 (72) В.В.Плугин (53) 621.394.6 (088.8) (56) Авторское свидетельство СССР

Р 1072278, кл„ Н 04 J 3/00, 1982.

Авторское свидетельство СССР

Ф 1053307, кл. Н 04 J 3/ОО, .1981. (54) УСТРОЙСТВО ПЕРЕДАЧИ АСИНХРОННОЙ

ИНФОРМАЦИИ (57) Изобретение относится к технике связи и позволяет расширить функциональные возможности устр-ва путем обеспечения передачи асинхронной информации на частоте как большей, так и меньшей тактовой частоты при ограниченном времени сеанса связи.

Устр-во содержит блоки памяти (БП)

1,2, блок 3 запуска и управления, коммутатор 4, счетчик 5 адресов записи, счетчик 6 адресов считывания, блок промежуточной памяти (БПП) 7, „ блок 8 сравнения, делитель 9 часто1

„„SU„„1396287 А1 ты, инвертор 10 и элемент И 11. Перед началом работы в БПН 7 заносится начальный код, равный половине обьема БП 1,2 Блок 3 вырабатывает сигнал разрешения выбора БП на запись и сигнал запрета коммутации БП. БП

2 работают попеременно в противофазе в режиме записи и считывания ин формации. Коммутация БП 1,2 r.роисходит при достижении кодом счетчика 6 кода, хранящегося в

БПП 7. При этом срабатывает блок 8 сравнения. В случае незанятости БП, работающего на запись, код счетчика

5 заносится в БПП 7, а затем счетчики 5,6 обнуляются. В случае занятости БП, работающего на запись, происходит коммутация БП 1,2, При этом в

БПП 7 запоминается последний адрес. записи. Коммутация БП разрешается только в те моменты, когда БП, работающий на запись, свободен, т,е. находится в режиме хранения. 3 ил.

1396287

t5

Изобретение относится к технике связи и может быть использовано в аппаратуре передачи данных на эталонной тактовой частоте при ограниченном времени сеанса связи.

Целью изобретения является расширение функциональных возможностей путем обеспечения передачи асинхронной информации на частоте как большей, так и меньшей тактовой частоты при ограниченном времени сеанса связи

На фиг.! приведена структурная электрическая схема устройства передачи асинхронной информации;,на фиг.2 — вариант реализации блока за-. пуска и управления; на фиг.3 — временные диаграммы, поясняющие работу устройства.

Устройство передачи асинхронной информации содержит блок 1 памяти, дополнительный блок 2 памяти, блок 3 запуска и управления, коммутатор 4, счетчик 5 адресов записи, счетчик 6 адресов считывания, блок 7 промежуточной памяти, блок 8 сравнения, делитель 9 частоты, инвертор 10 и элемент И 11, причем в состав блока 3 запуска и управления входят формирователи 12 и 13 сигналов выбора блоков памяти записи и считывания соотвественно, формирователь 14 сигнала сброса, формирователь 15 сигнала записи, блок 16 привязки начала работы, формирователь 17 сигнала записи начального кода и формирователь 18 сигнала запрета на коммутацию.

Устройство передачи асинхронной информации работает следующим образом.

Перед началом сеанса связи на вход блока 3 запуска и управления поступает сигнал "Начало работы", под действием которого формируется сигнал сброса счетчиков 5 и 6 (фиг.Зк) и сигнал записи начального кода(фиг.Зи) в блок 7 промежуточной памяти. Значение начального кода устанавливается равным половине объема одного из блоков памяти, при этом построение обоих блоков 1 и 2 памяти идентично.

Тактовая частота записи Гт (фиг.За) информации поступает на вход счетчика 5 и на вход блока 3 запуска и управления, который вырабатывает сигнал разрешения выбора блока памяти на запись (фиг.Зг) и сигнал запрета коммутации (фиг.Зв) блоков памяти.

Тактовая частота считывания FT (фиг.Зд) информации поступает на вход счетчика 6 и на вход блока 3 запуска и управления, которыи в ответ на этот сигнал формирует сигнал выбора блока памяти на считывание (фиг.3е3.

Сигналы выбора блоков памяти записи и считывания поступают через коммутатор 4 па выходы выбора блоков памяти, каждый из которых попеременно работает в режиме запи-. си и считывания информации, при этом работа блоков 1 и 2 памяти осуществляется в противофазе. Коммутация блоков 1 и 2 памяти происходит при достижении кодом на выходе счетчика

6 адресов считывания кода числа "n" (фиг.Зж), хранящегося в блоке 7 промежуточной памяти. При этом происходит срабатывание блока 8 сравнения.

В случае незанятости блока 1 (2}, памяти, работающего на запись информации, сигнал с выхода блока 8 сравнения (фиг.Зз) проходит через элемент И 11 и поступает на вход блока

3 запуска и управления, а также на счетный вход делителя 9 частоты. В ответ на этот сигнал блок 3 запуска и управления вырабатывает сигнал переписи кода счетчика 5 числа "м" в блок 7 промежуточной памяти и следующий за ним сигнал сброса (фиг.Зк) счетчиков 5 и 6.

В случае занятости блока 1 (2) памяти, работающего на запись информации, прохождение сигнала с выхода блока 8 сравнения (фиг.Зз) происходит только после освобождения (перехода в режим хранения информации) блока

1 (2) памяти (фиг. Зл). При этом на втором входе элемента И 11 появляется разрешающий сигнал и делитель 9 частоты меняет свое состояние. Сигнал с выхода делителя 9 частоты поступает на управляющий вход коммутатора

4 и на вход управления режимом работы дополнительного блока 2 памяти, а через инвертор 10 — на вход управления блоком 1 памяти. Проходит коммутация блоков 1 и 2 памяти таким образом, что блок памяти, работающий на запись, начинает работать на считывание, и наоборот, блок памяти, работавший на считывание, начинает работать на заттись информации.

35 з 139628

Первоначальный цикл записи информации длится до момента появления на выходе счетчика 6 начального кода, записанного н блок 7 промежуточной памяти. За это время блок 1 (2) па5 мяти, работающий на запись, будет заполнен приблизительно наполовину.

Отличие реально записанного объема информации от объема половины блока памяти составит несколько бит в сторону больше или меньше, — в зависимости от величины и знака расхождения частот записи и считывания. После окончания первого цикла записи информации происходит запоминание в блоке

7 промежуточной памяти последнего адреса записи и коммутация блоков

1 и 2 памяти, после чего начинается второй цикл, при этом устройство на=. чинает одновременно с записью поступающей информации выдавать информацию, записанную во время первого цикла. Считывание информации во время второго цикла осуществляется до 25 момента появления на выходе счетчика 6 адреса, по которому был записан последний бит информации во время первого цикла. Этот адрес хранится в блоке 7 промежуточной памяти. После окончания считывания происходит коммутация блоков 1 и 2 памяти по аналогии с первым циклом.

С целью устранения импульсных помех и неоднозначности адресов при коммутации блоков 1 и 2 памяти устройство построено таким образом,что коммутация разрешается только в моменты, когда блок памяти, работающий в режиме записи, свободен, т,е. на- 4О ходится в режиме хранения. Возможность такого построения реализована за счет формирования сигнала запрета на коммутацию (фиг.Зв), перекрывающего во времени сигнал выбора блока па- 4 мяти записи (фиг.Зг) и привязанного задним фронтом к окончанию адреса записи (фиг.Зб). Сигнал выбора блока памяти (фиг.Зе) на считывание привязан по времени к адресу считывания (фиг.Зж) и находится в конце адреса считывания. Такое формирование необходимо для того, чтобы в случае попадания фронта сигнала с выхода блока

8 сравнения в зону запрета коммутации (фиг.Зм, момент времени t,,) выбор блоков 1 и 2 памяти на считывание произошел после записи информации в блок 7 промежуточной памяти

4 (фиг.Зм момент времени t ) и последующего сброса счетчиков 5 и 6 адресов записи и считывания (фиг. Зм, момент времени t ).

Формула изобретения

Устройство передачи асинхронной информации, содержащее последовательно соединенные блок запуска и упранления, коммутатор и блок памяти, отличающееся тем, что, с целью расширения функциональных возможностей путем обеспечения передачи асинхронной информации на частоте как большей, так и меньшей тактовой частоты при ограниченном времени сеанса связи, в него введены дополнительный блок памяти, счетчик адресов записи, счетчик адресов считывания, блок промежуточной памяти, блок сравнения, элемент И, инвертор и делитель частоты, причем выходы счетчика адресов записи соединены с первой группой входов коммутатора и информационными входами блока промежуточной памяти, выходы которого подключены к первой группе входов блока сравнения, выходы счетчика адресов считывания подключены к второй группе входов блока сравнения и через коммутатор — к адресным входам дополнительного блока памяти, вход выбора режима которого соединен через коммутатор с вторым выходом блока запуска и управления, выход записи начального кода и выход последнего адреса записи подключены к соответствующим входам блока промежуточной памяти, объединенные входы сброса счетчиков адресов записи и считывания соединены с соответствующим выходом блока запуска и управления, выход сигнала запрета которого подключен к первому входу элемента И, второй вход которого соединен с выходом блока сравнения, выход элемента И подключен к управляющему входу блока запуска и управления и счетному входу делителя частоты, выход которого соединен с управляющими входами коммутатора и дополнительного блока памяти непосредственно и через инвертор — с управляющим входом блока памяти, вход разрешения считывания которого соединен с соответствующим ныходом коммутатора, при этом вход счетчика адресов записи объединен с

1396287 входом сигнала записи блока запуска и управления и является входом сигнала тактовой частоты записи, а вход счетчика адресов считывания объеди5 нен с входом сигнала считывания блока запуска и управления и является входом сигнала тактовой частоты считывания, управляющий вход блока запуска и управления является входом сигнала "Начало работы" устройства, информационные входы блока памяти и дополнительного блока памяти объединены и являются информационным входом устройства, а объединенные выходы блока памяти и дополнительного блока памяти являются выходом устройства.

1396287 м а ! 1 ) 1

1 !

Составитель П.Курячьев

Техред Л.Сердюкова

Редактор М.Бандура

Корректор Л.Пилипенко

Заказ 2505/57 Тираж 660

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4