Устройство тактовой синхронизации

 

Изобретение относится к технике связи. Цель изобретения - повысить помехоустойчивость. Устройство содержит коммутатор 1 источников кодовых посылок, фазопый дискриминатор 2, интегратор 3, пороговый блок (ПБ) 4, управляемый счетчик-делитель 5, коммутатор 6 тактовых импульсов, блок памяти (БП) 7, задаю шй генератор 8, эталонный счетчик-делитель 9, сумматор (С) 10, БП И фазы тактовых импульсов и дешифратор 12 адреса. В системах кодовых импульсов, данное устройство осуи;ествляет подстройку фазы тактовых импульсов по кодовым информационным посылкам, поступаю1цим на вход устройства из канала связи. Цель достигается введением интегратора 3, ПБ4, БП7, ПиСЮ. 1ил. О Sxoffl. вхо 0- Ю ОО о: со -0 «ijb. --о

СОЮЗ СОНЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

1 ЕСПУБЛИН

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3496659/24-09 (22) О! . l 0.82 (46) 07.06.86. Бюл. 11 21 (72) И.Н. Титова, В. А. Молотков, Ю.С.Парижский и 10.Ñ.Èöêîâè÷ (53) 621 . 394. 662 (088. 8) (56) Авторское свидетельство СССР

9 390676, кл. H 04 J 3/06, 1970.

Авторское свидетельство СССР

У 896779, кл. Н 04 J 3/06, 1980.

Авторское свидетельство СССР

Р 921!07, кл. Н 04 L 7/02, 1980. (54) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ (57) Изобретение относится к технике связи. Цель изобретения — повысить

„„ЯО„„!2ЗВЫЭ (Я) 4 Н 04 Л 3/06, Н 04 ?, 7/02 помехоустойчигость. Устройство содержит коммутатор 1 источников кодовых посылок, фазовый дискриминатор

2, интегратор 3, пороговый блок (ПБ)

4, управляемый счетчик-делитель 5, коммутатор 6 тактовых импульсов, блок памяти (БП) 7, задающий генератор 8, эталонный счетчик-делитель 9, сумматор {С) 10, БП 11 фазы тактовых импульсов и дешифратор 12 адреса.

В системах кодовых импульсов, данное устройство осуществляет подстройку фазы тактовых импульсов по кодовым информационным посылкам, поступающим на вход устройства из канала связи.

Цель достигается введением интегратора 3, ПБ 4, БП 7, 11 и С 10. 1 ил.

)2366)9

Изобретение относится к технике связи для .передачи и приема дискретных сообщений, предназначено для подстройки фазы тактовых импульсов по кодовым информационным посылкам, поступающим на вход устройства из канала связи, и может быть применено в системах с жестко установленной длительностью кодовых посылок, равной периоду следования кодовых импульсов.

Целью изобретения является повышение помехоустойчивости.

На чертежс представлена структурная электрическая схема устройства тактовой синхронизации.

Устройство тактовой синхронизации содержит коммутатор 1 источников кодовых посылок., разовый дискриминатор 2, интегратор 3, пороговый блок ч, управляемый счетчик-делитель 5, коммутатор 6 тактовых импульсов,, .блок 7 памяти, задающий генератор 8, эталонный счетчик-делитель 9, сумматор 10, блок 11 памяти фазы тактовых импульсов и дешифратор )2 адреса, устройство тактовой синхронизации работает следующим .образом.

При установке на входе сигнала

Номер источника кодовых пОсылОК определенного I„-го номера источника кодовых посылок дешифратор 1? ацреса формирует адресный сигнал, который поступает на адресные входы бло" ков 7 и 11 памяти н устанавливает коммутатор 1 в состояние пропускания сигнала от i-го источника кодовых посылок. На входе сигнала управ ления прч этом устанавливается сигнал, открывающий коммутатор 6 на пропускание импульсов от управляемого счетчика-делителя 5, Сигнал от задающего генератора 8 поступает на счетные входы эталонного и управляемого счетчиков-делителей 9 и 5, причем эталонный счетчик-делитель

9 настроен на номинальный коэффициент деления К, считает импульсы задающего генератора 8 циклически от О до К, при прохождении через О вырабатывает сигнал на своем импульсном выходе, а управляемый счетчикделитель 5 работает в режиме отрицательного счета, считая импульсы задающего генератора 8 от Ко (или другого, устанавливаемого на него коэффициента К) до О. В нулевом состоянии управляемый счетчик †делите

5 вырабатывает импульс, проходящий

50

)0

)5

35 через коммутатор 6, являющийся выходным сигналом устройства и поступающий также на управляющий вход фазового дискриминатора 2, на информационный вход которого поступает сигнал о т i-ro источника кодовых посылок, прошедший через коммутатор ).

Фазовый дискриминатор 2 вырабатывает сигнал разности фаз, находящийся в прямой зависимости от интервала времени между тактовым импульсом и границей кодовой посылки. Сигнал разности фаз накапливается в интеграторе 3 и в конце каждого такта сравнивается с заданными порогами в пороговом блоке ч, выходной сигнал которого поступает на управляющий вход управляемого счетчика-делителя 5.

Если содержимое интегратора 3 не превышает заданных порогов, на управляемый счетчик-делитель 5 устанавливается номинальный коэффициент деления К и длина очередного такта является номинальной. В случае, если . .границы кодовых посылок опережают тактовые импульсы и сигнал положительной разности фаз накапливается в интеграторе 3 до величины, превышающей положительный порог„ на управляемь|й счетчик-делитель 5 устанавливается уменьшенный коэффициент деления, например Кр — 1, и очередной такт укорачивается на один интервал импульсов задающего генератора 8, Оцновременно сигнал порогового блока ч в случае превьппения порога сбрасывает интегратор 3 в нулевое состояние, после чего накопление сигнала возможной разности фаз в иьтеграторе 3 начинается сначала, Аналогичным образом устройство работает при отставании границ кодовых посы.Пок от тактовых импульсов. В этом случае при превышении содержимым интегратора 3 отрицательного порога на управляемый счетчик-делитель 5 устанавливается увеличенный коэффициент деления, например К + 1, и очередной такт удлиняется на один интервал импульсов задающего генератора 8, Так происходит приближение тактовых импульсов к границам кодовых посылок 1-го источника. При этом фаза тактовых импульсов для х-го источника кодовых посылок определяется состоянием Ф; эталонного счетчика-делителя в момент возникновения тактовых импульсов.

1236619 полняются сигналами, характеризующими состояние интегратора 3 и фазу управляемого счетчика-делителя 5 на момент окончания работы с соответ- 10 ствующим источником кодовых посылок.

При возобновлении работы с i-м источником кодовых посылок на входе дешифратора 12 адреса формируется код х-го источника аналогично изло- 45 женному, а на адресных входах коммутатора 1 и блоков 7 и 11 памяти устанавливается i-й адрес. На входе сигнала управления синхронно с тактовым импульсом, поступающим от эталон-50 ного счетчика-делителя 9, формируется сигнал, переводящий блоки 7 и 11 памяти в режим считывания. При этом на интегратор 3 поступает сигнал иэ блока 7 памяти и интегратор 3 уста- 55 навливается в состояние, в котором он находился в момент окончания работы с i-м источником кодовых посыПри.окончании работы с i-м источником кодовых посылок на входе сигнала управления синхронно с очередным тактовым импульсом формируется сигнал, управляющий записью в блоки

7 и 11 памяти. ПРи этом в i-ю ячейку блока 7 памяти записывается содержимое интегратора 3 на момент окончания работы, а в i-ю ячейку блока 11 памяти записывается число, равное сумме Ф; + К, поступающее у Ф с сумматора 10, на входы которого поступают соответствующие спагаемые от эталонного счетчика-делителя 9 и входа сигнала "Номинальный коэффициент деления".

Одновременно сигнал управления переключает коммутатор б на пропускание импульсов от эталонного счетчика-делителя 9. При этом очередной тактовый импульс на выходе устройства формируется через интервал, необходимый эталонному счетчикуделителю 9 для просчета импульсов задающего генератора 8 от состояния

Ф, до состояния К, т.е. через интервал, равный К вЂ” Ф; интервалов импульсов задающего генератора

8. Последующие тактовые импульсы формируются на выходе устройства эталонным счетчиком делителем 9 точно через номинальные интервалы времени.

Постепенно, по мере работы с различными источниками кодовых посылок все ячейки блоков 7 и 11 памяти за1О

35 лок, а сигнал из блока 11 памяти поступает на управляемый счетчик— делитель 5 и последний устанавливается в состояние Ф; + К

Одновременно коммутатор 6 переключается в состояние пропускания сигнала от управляемого счетчикаделителя 5. При этом очередной тактовый импульс на выходе устройства сформируется через интервал, равный

Ф „ + Ко интервалов импульсов задающего генератора 8.

Сравнивая указанный тактовый интервал с интервалом, который был сформирован сразу после окончания работы с -м источником кодовых посылок, видно, что фаза тактовых импульсов для i-го .источника кодовых посылок не изменилась, что дает возможность работать с ним без допол- . нительного времени на подстройку, т.е. не требует какого-либо времени адаптации при переключении источников кодовых посылок. Предлагаемое устройство в каждом цикле работы при смене источников кодовых посылок позволяет принимать сообщения без потери информации, т.е. повышает скорость передачи сообщений.

Формула изобретения

Устройство тактовой синхронизации содержащее последовательно соединенные коммутатор источников кодовых посылок, к адресному входу которого подключен выход дешифратора адреса, и фазовый дискриминатор, к управляющему входу которого подключен выход коммутатора тактовых имI пульсов, к одному из входов которого подключен выход задающего генератора через упарвляемый счетчик-делитель, а также эталонный счетчикделитель, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости, в него введены последовательно соединенные интегратор и пороговый блок, выход которого подключен к входу "Нулевое состояние" интегратора, последовательно соединенные сумматор и блок памяти фазы тактовых импульсов, а также блок памяти, при этом выход дешифратора адреса подключен к объединенным адресным входам блока памяти и бло— ка памяти фазы тактовых импульсов, объединенные управляющие входы ко1236619

Составитель В.Евдокимова

РедакТор А.Ворович Техред Л.Сердюкова КорректорЕ.Рошко

Заказ 3099/59 Тираж 624 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 торых и управляющий вход коммутатора тактовых импульсов являются входом сигнала управления, выход задающего генератора через эталонный счет чик-делитель подключен к другому входу коммутатора тактовых импульсов и к первому входу сумматора, второй вход которого является входом сигнала Номинальный коэффициент деления", 1О выход блока памяти фазы тактовых импульсов подключен к соответствующему входу управляемого счетчикаделителя, к управляющему входу кото рого подключен выход порогового бло, ка, вход которого объединен с соответствующим входом блока памяти, выход которого подключен к одному из входов интегратора, к другому входу которого подключен выход фазового дискриминатора, вход дешифратора ад-,. реса является входом сигнала "Номер

11 истОчника кОДОвых пОсылок °