Устройство цикловой синхронизации

 

СОЮЗ СОВЕТСКИХ

СО1.1ИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

09) (11) с (/ л

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ".

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21} 3730025/24-24 (22) 21.04.84 (46) 23.01,86. Бюл. В 3 (72) Б.Г.Шадрин и Я.З.Ягуд (53) 621.394.662.2(088.8}

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И 07НРЫТИЙ (56) Авторское свидетельство СССР

У 664304, кл. Н 04 L 7/08, 1978.

Патент США У 4058682, кл. Н 04 J 3/06, 15.11.77, (54 )(57) ). УСТРОЙСТВО ЦИКЛОВОЙ

СИНХРОНИЗАЦИИ, содержащее входной блок хранения, вход которого является сигнальным входом устройства, элемент И и соединенные последовательно мультиплексор и выходной блок хранения, выход которого является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и надежности устройства, в него введены формирователь синхро(51)4 Н04 ТЗ/06 Н 4 Т 7 08 ф");, . /;

/ сигнала, два дешифратора и два счетчика, счетные входы которых объединены и подключены к тактовому входу устройства, выходы счетчиков, соединены с входами соответствующих дешифраторов, выход первого дешифратора соединен с первым входом элемента И и тактовым входом входного блока хранения, выход которого подключен к первому входу мультиплексора, управляющий вход которого соединен с выходом формирователя синхросигнала, вход которого объединен с вторым входом мультиплексора и подключен к выходу элемента И, второй вход которого объединен с тактовым входом выход- 8 ного блока хранения и подключен к выходу второго дешифратора.

2. Устройство по п.1, о т л и — С ч а ю щ е е с я тем, что входной и выходной блоки хранения выполнены каждый в виде тактируемого триггера.

1 12Î69

Изобретение относится к автоматике и технике передачи дискретной информации и может быть использовано в цифровых системах связи с цикловой синхронизацией. 5

Цель изобретения — повышение быстродействия и надежности устройства.

На фиг,1 приведена функциональная схема устройства цикловой синхрониза- 10 ции; на фиг.2 — временные диаграммы устройства.

Устройство цикловой синхронизации содержит входной блок 1 хранения, мультиплексор 2, выходной блок 3 15 хранения, первый и второй счетчика

4 и 5, первый и второй дешифраторы

6 и 7, элемент И 8 и формирователь

9 синхросигнала, Вход блока 1 является сигнальным входом устройства, выход блока 3 — его выходом. Выход блока 1 соединен с первым входом мультиплексора 2, выход которого подключен к входу блока 3. Счетные входы счетчиков 4 и 5 объединены и; 25 подключены к тактовому входу устройства„ выходы счетчиков 4 и 5 соединены с входами соответствующих дешифраторов 6 и 7. Выход первого де" шифратора 6 подключен к тактовому чО входу блока 1 хранения и первому входу элемента И 8, выход второго дешифратора 7 — к тактовому входу блока 3 и второму входу элемента

И 8. Выход последнего соединен свторым входом мультиплексора 2 и входом формирователя 9, выход которого соединен с управляющим входом мультиплексора 2, формирователь 9 синхросигнала может быть выполнен в виде счетчика с дешифратором на его разрядных выходах, в виде генератора рекуррентной последовательности, на элементах. памяти или дру

r:-ì способом, позволяющим сформиро вать с его помощью синхросигнал требуемого вида,.

Устройство,цйкловой;синхрониэации работает следующим образом.

Тактовая частота последовательности импульсов фиг.2.1) „ поступаю" щих.на тактовый вход устройства, счетчиком 4 делится до частоты сле- дования элементов информации„ посту паюших на сигнальный вход устройст- - > ва, счетчиком. 5 делится до требуемой частоты следования двоичных эле ментов выходного сигнала. При этом, 65 2 если скорость поступления входных информационных элементов составляет (бит ) величину Ч -- К и — — - скорость

1 с выдачи двоичных элементов выходного сигнала должна составлять величину (бит)

= К гл — — то коэффициенты счета счетчиков 4 и 5 должны состав лять соответственно и и m (К, h u m представляют собой целые числа, при. чем число К является наибольшим общим кратным чисел 4, и j, Выходы счетчиков 4 и 5 (под выходом каждого из счетчиков понимается группа его разрядных выходов) подключены к входам соответствующих дешифраторов 6 и 7, калдый иэ которых дешифрирует только одно состояние соответствующего счетчика . При этом на выходе дешифратора 6 формируется им-, пульсная последовательность (фиг.2.2) двойной частоты манипуляции входного сигнала (или величины Y в Гц, а на выходе дешифратора 7 — импульсная последовательность (фиг.2.3) двойной частоты манипуляции выходно го сигнала (или величина 11 в Гц ), причем длительность импульсов каждой из последовательностей равна длительности периода следования импульсов входной тактовой последовательности (фиг.2.1), В данном случае 11 = 6 п = 5 соответственно и скважности формируемых дешифраторами 6 и 7 импульсов составляют 1/6 и 1/5.

Импульсная последовательность с выхода дешифратора 6 подается на тактовый вход входного буфера 1, на вход-которого поступают двоичные элементы и формации (фиг.2.4}. Входной блок 1 хранения представляет собой тактируемый триггер, например, Д-типа. При этом с выхода входного блока 1 хранения на первый вход мультиплексора 2 поступают двоичные информационные символы (фиг.2,5), моменты следования которых во времени совпадают с передними фронтами тактовых импульсов с выхода дешифратора 6 Гфиг.2.2). На второй вход муль" типлексора 2 подаются управляющие импульсы (фиг.2,6), формируемые на выходе элемента И 8 в моменты совпадений во времени импульсов последовательности„ поступающих на входы э=ого элемента фиг.2,2 и 2.3), 1206965 у

8

tg 1

1 1

t) tg

Составитель О.Ревинский

Редактор Л.Гратилло Техред А.Бабинец Корректор Г.Решетник

Заказ 8735/59 Тираж 624 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

И3035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Формирователь 9 синхросигнала из импульсной последовательности с выхода элемента И 8 (фиг.2.6) формирует периодически повторяемый цикловой синхросигнал (фиг.2.7). В данном случае синхросигнал в выходной двоичной последовательности представляет собой равномерно распределенную по циклу синхрогруппу вида 011, соответственно и последовательность импульсов (удлиненных во времени) на выходе формирователя 9 (фиг.2.7) должна соответствовать структуре синхросигнала, т.е. 011. При этом на выход мультиплексора 2 в промежутки времени между управляющими импульсами с выхода элемента И 8 коммутируются информационные элементы вход" ного сигнала с выхода входного блока 1, а на время действия каждого из управляющих импульсов — значения элементов формируемого синхросигнала. Таким образом, на вход выходного блока 3 хранения поступает импульсный сигнал (фиг.2.8), который состо, ит как иэ информационных импульсов, так и из цикловых синхроимпульсов.

Для формирования требуемого преобразованного двоичного сигнала, в котором все элементы имеют одну и ту же длительность, на тактовый вход

5 выходного блока 3 хранения подается тактовая последовательность с выхода дешифратора 7, Выходной блок 3 представляет собой так же, как и входной блок 1; тактируемый триггер, однако в отличие от триггера, на котором выполнен входной блок 1, тактирование блока 3 производится по задним фронтам поступающих импульсов с выхода дешифратора 7. (фиг.2.31.

Таким образом, на выходе выходНого блока 3 формируется преобразованный двоичный сигнал (фиг.2. 9), 20 KGT0pbN сОстОит как из информяциОН ных символов, так и из ОдинОчных синхросимволов. На фиг.2.9 синхросимволы располагаются в интер валах . времени, -1,1 -1, 25 1 — t 6, 4 — 4, и следуют через ка ;цые 5 символов информа ции.