Параллельный накапливающий сумматор
И-зобретение относится к вычислительной технике и может быть исполь зовано в специализированных вычислительных машинах и цифровых средствах роботизированных систем управления для сложения чисел с иррациональным основанием и обработки векторной информации . Цель изобретения - увеличение быстродействия и расширение функциональных возможностей, заключающихся в сложении в кодах с иррациональным основанием -J2 . Сумматор содержит триггеры ,, элементы НЕРАВНОЗНАЧНОСТЬ 2,-2„, шину 3 сброса, выходы 4,-4„ разрядов суммы и входы 5,-5„ разрядов операндов, триггеры 6 управления режимами работы, первые 102-10 и вторые элементы И, элементы ИЛИ , входы II и 12 режимов работы накапливающего сумматора. 1 ил., I табл. с (Л
СО1ОЭ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
ОПИСАНИЕ ИЗОБРЕТЕНИЯ Н А ВТОРСНОМ .К СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4155165/24-24 (22) 02.12.86 (46) 30.05.88. Вюл. !1< 20 (71) Винницкий политехнический институт (72) А. П, Стахов, Н. А. Квитка и В. А. Лужецкий (53) 681.325 5(088 ° 8) (56) Авторское свидетельство СССР . 11< 1 083182, кл. G 06 F 7/49, 1982, Авторское свидетельство СССР Ф 1166099, кл. G 06 F 7/50, 1984. (54) ПАРАЛЛЕЛЬНЫЙ НАКАПЛИВАЮЩИЙ СУММАТОР (57) Изобретение относится к вычислительной технике и может быть исполь" зовано в специализированных вычисли„„SU„, 1399726 А1 тельных машинах и цифровых средствах роботизированных систем управления для сложения чисел с иррациональным основанием и обработки векторной информации. Цель изобретения — увеличение быстродействия и расширение функциональных возможностей, заключающихся в сложении в кодах с иррациональным основанием,!2. Сумматор содержит триггеры 1, -1„, элементы НЕРАВНОЗНАЧНОСТЬ 2,-2„, шину 3 сброса, выходы 4<-4„ разрядов суммы и входы 5,-5„ разрядов операндов, триггеры 6 управления режимами работы, первые 10 -10„ и вторые 8 -8„ элементы И, элементы ИЛИ 9 -9„, входы )1 и 12 режимов работы накапливающего сумматора. 1 ил., I табл, 1399726 Изобретение относится к вычислительной гехнике и может быть использовано в специализированных вычислительных машинах и цифровых устройст5 вах роботизиронанных систем управ.ления для сложения чисел с иррациональными основаниями и обработки векторной информации. Цель изобретения — унеличение быстродействия и расширение функциональных воэможностей сумматора за счет сложения чисел с основанием 12. На чертеже представлена функциональная схема пяти разрядов параллельного накапливающего сумматора ° Параллельный накапливающий сум arop содержит триггеры 1, элементы ЕРАВНОЗНАЧНОСТЬ 2, вход 3 сброса умматора, выходы 4 результата, вхоы 5 операндов, триггер 6 управления, коммутаторы 7, состоящие кз элементов И 8, элементов ИЛИ 9 и элементов И 10, а также первый и второй входы 11 и 12 задания режимов работы 25 сумматора. Параллельный накапливающий сумматор предназначен для суммирования некторой, представленных в двоичнокодированной позиционной системе 30 счисления с основанием 2. В позиционной системе счисления с Основанием 12 любой вектор Х пред" ставляется в виде Х = X„ (12) +Х„ (42) +е °, + + Х,(42) +Х, (-12) +Х.(12), (1) 50 И-1, И-2 Х=. 2+X>2 + Х2 1 1 1=0 (2) где величины принимают следующие значения: 3, 5..., n-1); i (1 ° Х1, Х;a(01 ; а iE (0 2у 4 ° ° i и 21е Учитывая, что веса разрядов данно о кода являются последовательностью 40 степеней основания 42 16- 2 16 8 2 8 4Г2 4 2Г2 2 Г2 1, Четные степени которой представляк1т веса разрядов двоичного кода, а Нечетные — веса разрядов двоичного кода, умноженные на 12, то выражение (1) можно записать так: Первый член формулы (2) составляет сумму нечетных разрядов кода, а второй член - сумму четных разрядов кода с основанием -12. Выражение (2) позволяет любой вектор на плоскости изобразить в виде двух составных векторов, направление одного из которых. совпадает с координатой прямоугольной системы, а его -2 1 величина равна Х;2 . Направление i =0 другого вектора состанляет с коордио натами угол 45, и его значение представляется н виде 2 Х 2 ,=1 Особенностью такого изображения является то, что код с основанием ,Г -1 2, используемый для записи вектора, единый и н то же время члены выражения (2) независимы друг от друга. Зто позволяет при сложении двух некторов осуществлять параллельное и ненезависимое сложение составных частей векторов, в результате увеличивается в дна раза быстродействие сумматоров с двоичным представлением информации. Сложение двух одноименных разрядов в двоичной системе счисления с иррациональным основанием 2 выполняется согласно таблице. 1 + Если в х-х разрядах (четных или нечетных) слагаемых имеются единицы, то, как это следует иэ таблицы, единица переноса поступает в (i+2)-й разряд кода в отличие от традиционной двоичной системы счисления, где единица поступает в (i+1)-й разряд.. Параллельный накапливающий сумматор может работать в двух режимах: режиме сложения операндов, представленных в коде с основанием 42, и режиме суммирования при двоичном представлении операндов. Первый режим обеспечивается устанонкой триггера 6 управления в единичное состояние, для чего на первый вход 12 задания режима работы подается сигнал, а нторой режим задается сигналом, поступающим на второй вход !1 задания режима работы. з 13997 Параллельный накапливающий сумматор при сложении операндов в коде с иррациональным основанием работает следующим образом, 5 Суммирование чисел начинается с команды "Сброс", которая подается на шину 3 и устанавливает все триггеры 1, -1„ сумматора в состояние О Затем триггер 6 управления устанавливают в единичное состояние, обеспечивая приложение к вторым входам вторых элементов И8 -.8„ управляющего сигнала. После этого на входы 5<- 5„ сумматора подается первое слагаемое. Все элементы НЕРАВНОЗНАЧНОСТЬ 2„-2„ тех разрядов сумматора, в которых слагаемое содержит 1, устанавливаются в состояние "1". При этом триггеры 1, -1„ остаются в прежнем состоянии, несмотря на присутствие "1" на их счетных входах. Триггеры 1, -1„ изменяют свое состояние в том случае, когда элементы НЕРАВНОЗНАЧНОСТЬ 2,— 2 „ соответствующих разрядов перехо- 25 дят из состояния "1" в состояние "О". При следующем такте сигналы, присутствующие на входах 5<-5 сумматора, снимаются. Элементы НЕРАВНОЗНАЧНОСТЬ 2,-2„, находящиеся в состоянии ."!", переходят в состояние "О". Триггеры 1,-1„ соответствующих разрядов переходят в состояние "1". Первое слагаемое записывается в триггеры 1,, 1 -1 сумматора. Вследствие того, 35 что прямой (единичный) выход триггера 1, сумматора приложен к первому входу элемента И8;,, на втором входе которого присутствует единичный потенциал триггера 6 управления, 4. то при наличии "1" на выходе триггера 1; элемент НЕРАВНОЗНАЧНОСТЬ 2; устанавливается в единичное состояние, которое присутствует на счетном входе триггера 1;, одновременного 45 разряда. В данном случае после ввода первого слагаемого "1" присутствует на выходах элементов НЕРАВНОЗНАЧНОСТЬ 2, 2 -2ю, а значит, и на счетных входах триггеров 1з, 1 -1< суммато50 ра. Сумматор подготовлен к приему второго слагаемого. Подача второго слагаемого на входы 5,-5„сумматора вызывает изменение состояний тех элементон НЕРАВНОЗНАЧНОСТЬ 2,-2„, для которых разряд слагаемого содержит 1 . Переход элементов НЕРАВНОЗНАЧНОСТЬ из состояния "l" в сос26 4 тояние < О возможен в двух случаях: когда до прихода на вход 5 единицы данного разряда элемент 2 НЕРАВНОЗНАЧНОСТЬ находится в единичном ссстоянии и приход "l" н одноименный разряд вызывает появление "О" на выходе соответствующего элемента 2 НЕРАВНОЗНАЧНОСТЬ, а следовательно, приводит к изменению состояния тригтера 1; на противоположное; а также при снятии единиц второго слагаемого на входах 5, -5 сумматора. Благодаря этим переключениям осуществляется-предварительный перенос информации от младших разрядов к старшим. Снятие второго слагаемого вызывает аналогичные переключения, в результате которых триггеры 1< -1 „ сумматора устанавливаются в состояния, соответствующие записи на триггерах суммы слагаемых. При сложении двоичных операндов перенос единиц из i-ro разряда поступает в (i- l ) — и разряд, т.е ° в слева стоящий. Для обеспечения такого сложения триггер 6 управления устанавг ивается в нулевое состояние и единичный потенциал инв ерс ного выхода триггера управления включает в работу элементы И 10 -10 . В остальном процесс сложения но втором режи<е не отличается от описанного ° Ф о р м у л а и з о б р е т е н и я Параллельный накапливающий сумматор, содержащий в каждом разряде элемент НЕРАВНОЗНАЧНОСТЬ и триггер, причем прямой выход триггера соединен с выходом данного разряда результата сумматора, счетный вход триггера i-ro разряда (i=l n где n — - разрядность операндов) соединен с выходом элемента НЕРАВНОЗНАЧНОСТЬ того же разряда, первые входы элементов НЕРАВНОЗНАЧНОСТЬ всех разрядов соединенш с входами соответстующих операндов сумматора, второй вход элемента НЕРАВНОЗНАЧНОСТЬ младшего разряда сумматора соединен с шиной нулевого потенциала сумматора о тР личающийся тем,что,с целью увеличения быстродействия и расширения Функциональных возможностей за счет сложения чисел с основанием --!2, введен триггер управления и н каждый разряд сумматора с вто13997 26 Составитель М, Есенина Техред Л.Сердюкова Корректор N. Максимишинец Редактор А. Огар Заказ 2666/48 Тираж 704 Подписное ВНИИПИ Государственного комитета. СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 оОго по п-й введен коммутатор, причем первый информационный вход коммутатора i""го разряда соединен с прямым выходом триггера (i-1) -го разряда, второй информационный вход коммутатора второго разряда соединен с шиной нулевого потенциала, вторые ииформационные входы коммутаторов всех разрядов, кроме второго, соединены соответственно с прямыми выходами триггеров (i-2)-х разрядов, первый и второй управляющие входы коммутаторов i-ro разряда соединены соответственно с инверсным и прямым выходами триггера управления, с единичным и нулевым входами которого соединены соответственно первый и второй входы задания режимов сумматора, вторые входы элементов HEPAB1ð НОЗНАЧНОСТЬ всех разрядов, кроме пер" ваго, соединены с выходами коммутаторов соответствующих разрядов, 
