Устройство для моделирования систем массового обслуживания

 

Изобретение относится к вычислительной технике и может быть использовано для определения вероятностных характеристик систем массового обслуживания. Цель изобретения - расширение функциональных возможностей устройства за счет моделирования систем массового обслуживания с изменяющейся интенсивностью поступления запросов на обслуживание и повьппение быстродействия. Цель достигается тем, что в устройство дополнительно введены группы элементов ИЛИ, сумматор, генератор импульсов времени, группа регистров памяти, регистр памяти, блок элементов И, треугольная матрица регистров памяти, блок формирователей сигналов управления и блок вычисления вероятностей переходов. 9 ил.

СОЮЗ СООЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК,.80,, 139975

А1 ц11 1 G 06 F 15/20 ф рр у;.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСИОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4155331/24-24 (22) 02.12.86 (46) 30.05.88. Бюл, Р 20 (72) В.В.Пучков, В.А.Смагин, В.П.Бубнов и В.И,Сафонов (53) 681.3(088.8) (56) Авторское свидетельство СССР

Ф 1018931, кл. С 06 Р 15/20, 1981.

Авторское свидетельство СССР

У 1013965, кл. G 06 F 15/20, 1981. (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ

СИСТЕМ МАССОВОГО ОБСЛУЖИВАНИЯ (57) Изобретение относится к вычис лительной технике и может быть использовано для определения верояткостных характеристик систем массового обслуживания. Цель изобретения— расширение функциональных возможностей устройства за счет моделирования систем массового обслуживания с изменяющейся интенсивностью поступления запросов на обслуживание и повышение быстродействия. Цель достигается тем, что в устройство дополнительно введены группы элементов ИЛИ, сумматор, генератор импульсов времени, группа регистров памяти, регистр памяти, блок элементов И, треугольная матрица регистров памяти, блок формирователей сигналов управления и блок вычисления вероятностей переходов. 9 ил. а ф

1399756

Изобретение относится к вычислительной технике и.может быть исполь" зована для определения вероятностных характеристик систем массового обслу5 живания.

Целью изобретения является расширение функциональных воэможностей устройства за счет моделирования систем массового обслуживания с изменяющейся интенсивностью поступления запросов на обслуживание и повьппение быстродействия.

На фиг, 1 приведена фук1 иональная схема предлагаемого устройства; на фиг.2,15 и 3 — структурные схемы первой и второй треугольных матриц; на фиг.4 — структурная схема блока управления; на фиг,5 — структурная схема блока вы" числения вероятностей переходов; на 20 фиг,6 — структурная схема блока формирования сигналов управления; на фиг.7 — структурная схема генератора импульсов времени; на фиг.8 — временные диаграммы напряжений; на фиг.9 — 25 диаграмма переходов между состояниями системы обслуживания.

Устройство (фиг.1) содержит первую треугольную матрицу 1, первую группу элементов ИЛИ 2, первый сумма- 30 тор 3, первую группу блоков элементов И 4, первую группу регистров 5 памяги, вторую группу регистров 6 памяти, вторую 7 и третью 8 группы блоков элементов И, вторую группу элементов ИЛИ 9, блок 10 управления, четвертую 11 и третью 12 группы элементов ИЛИ, вторую треугольную матрицу 13, пятую группу элементов ИЛИ 14, второй сумматор 15, блок 16 вычисле- 10 ния вероятностей переходов, блок 17 формирования сигналов управления, третью группу регистров 18 памяти, четвертую 19 и пятую 20 группы блоков элементов И, регистр 21 памяти,, блок 22 элементов И и генератор 23 импульсов времени.

Первая треугольная матрица (фиг.2) содержит группу регистров 24 памяти, первую 25, вторую 26, третью 27 и четвертую 28 группы блоков элементов

И, входы 29-33 и выходы 34-36.

Вторая треугольная матрица 13 (фиг.3) содержит группу регистров 37 первую 38 и вторую 39 rpyr>rrbr блоков элементов И, вхопы 40,41 и 31 и выход 42.

Блок 1О управления (фиг.4) содеря<ит гp.пс ратор 43 тактовых импульсов, первый 44, второй 45, третий 46, шестой 47, пятый 48, седьмой 49 и четвертый 50 элементы И, первый 51 второй 52 и третий 53 счетчики импульсов, первый 54, второй 55, третий 56, четвертый 57, пятый 58, шестой 59 и седьмой 60 дешифраторы, первую 61, вторую 62 и третью 63 схемы сравнения, первый 64 и второй 65 триггеры, узел 66 вычитания, регистр 67 памяти, сумматор 68, элемент ИЛИ 69, выходы

70-73 и вход 74.

Блок 16 вычисления вероятностей переходов (фиг.5) содержит первый 75, второй 76, третий 77 и четвертый 78 узлы умножения, первый 79, второй 80, третий 81 и четвертый 82 регистры памяти, с первого по седьмой элементы И 83-89, третий 90, второй 91 и третий 92 блоки элементов И, формирователь 93 импульсов, с первого по шестой дешифраторы 94-99, группу элементов ИЛИ 100, сумматор !01, входы

102,103,104,105,70,71 и 106, выходы

107„108,109,40,41 и 30.

Блок 17 формирования сигналов управления (фиг.б) содержит первый 110 и второй 111 дешифраторы, с первого по пятый элементы И 112-116, элемент

НЕ 117, с первого по шестой блоки

118-1 23 элементов И, первый 1 24 и второй 125 формирователи импульсов и выходы 126- 128.

Генератор 23 импульсов времени (фиг.7) содержит счетчик 129, регистр 130, схему 131 сравнения, триггер 132, единичный вход 132 триггера 133.

Принцип действия работы устройст- . ва основан на представлении системы обслуживания, на которую последовательно поступает с интенсивностями A,, %,..., Я „И запросов и которая обслуживает их с интенсивностью р, вложенной марковской цепью с дискрет. ным множеством состояний и непрерывным временем. Состояния системы в каждый момент времени характеризуются числом находящихся в системе запросов i(i = О, N) и числом запросов

j(j = О, N-i), получивших обслуживание в системе. Вероятности пребывания системы обслуживания в этих состояниях — P<> (t). Диаграмма переходов между состояниями системы обслуживания приведена на фиг.9. Значения вероятностей нахождения системы обслуживания в i, j-x состояниях опре!

399756 деляются при решении системы дифференциальных уравнений, описывающих данную диаграмму переходов, Устройство работает следующим образом.

В исходном состоянии на регистры

18!,...,18,„, занесены значения интенсивностей поступления N = m-1 запросов на обслуживание, на регистр

21 — интенсивность обслуживания, на регистр 24 занесена единица, все остальные регистры устройства обнулены, триггеры 64 и 65 блока !О управления установлены в нулевое состояние, счетчики 51-53 блока 10 управления и счетчик 129 генератора 23 импульсов времени обнулены, на схему 131 сравнения занесено значение времени окончания моделирования, на схемы 62 и 63 сравнения блока 10 управления занесено значение числа поступающих на систему обслуживания запросов N.

Установлением триггера 133 единичным импульсом ио входу 132 триггера устройство переводится в режим моделирования.

На каждом шаге моделирования на регистрах 5 формируются значения вероятностей состояний системы обслужи" вания. Процесс формирования складывается из четырех фаз.

На первой фазе происходит формирование на регистрах 37 треугольной матрицы 13 блоком 16 значений измене" ний вероятностей состояний системы обслуживания.

На второй фазе происходит формирование блоком 17 иа регистрах 24 треугольной матрицы 1 значений вероятностей состояний системы обслуживания путем суммирования на сумматоре 15 значений с регистров 3? треугольной матрицы 13 и регистров 24 треугольной матрицы l.

На третьей фазе происходит формирование блоком 17 на регистрах 5 зна чений вероятностей нахождения в системе обслуживания О,l...,,N запросов путем суммирования на сумматоре 3 значений с регистров 24 треугольной матрицы 1.

На четвертой фазе происходит формирование на регистре 130 генератора 23 импульсов времени значения текущего времени моделирования.

Тактовые импульсы от генератора

43 через элемент И 44 при условии на личия единицы на входе 74 блока 10

55 код на выходах и передает его на регистр 130, содержание которого соответствует новому значению времени, а счетчики 51 и 53 обнуляются.

При нулевом состоянии счетчика 53 дешифратор 57 вырабатывает единицу, что является признаком первой фазы работы устройства. Единица н» выходе управления (с блока 23 признак режима моделирования) и через элемент

И 45 (единица на инверсном выходе триггера 64) поступают на счетный вход счетчика 51, на выходах которого формируется код, определяющий число заявок, обслуженных системой обслуживания, J . На выходах счетчика

52 формируется код, соответствующий числу заявок, находящихся в системе обслуживания, i. Узел 66 вычитания производит расчет разности (N — I) и результат расчета выдает на вход

15 схемы 61 сравнения. Схема 61 сравнения при установлении на выходах счетчика 51 кода, равного поступившему от узла 66, вырабатывает единицу иа первом выходе и переводит триггер 64

2р в единичное состояние. Изменение состояния триггера 64 закрывает элемент

И 45. Тогда очередной тактовый импульс через элемент И 46 и элемент

ИЛИ 69 обнуляет счетчик 51, через

25 элемент И 46 переводит триггер 64 в нулевое состояние и при наличии единицы на инверсном выходе триггера 65 через элемент И 47 поступает на счетный вход счетчика 52. При установле30 нии на выходах счетчика 52 кода, рав" ного N, схема 62 сравнения вырабатывает единицу и переводит триггер 65 в единичное состояние. В этом случае очередной тактовый импульс обнулит счетчик 52 через элемент И 48, переведет триггер 65 в нулевое состояние и по счетному входу изменит код на выходах счетчика 53. Код на выходах счетчика .53 определяет фазу работы

4О устройства. При установлении на выходах счетчика 53 кода, равного "3", единицу вырабатывает дешифратор 59.

Тогда единица, выработанная на выходе дешифратора 55 при установле

45 нии на выходах счетчика 51 кода, равного "I" через элемент И 49 поступает на нулевой вход счетчика 53, через элемент ИЛИ 69 на нулевой вход счетчика 51 и по выходу 73 блока 10 управления на счетный вход счетчика

129 блока 23. Счетчик 129 изменяет

1399756 дешифратора 57 открывает элемент

И 50 для прохождения тактовых импульсов на блок 16 по выходу 70 блока 10 управления. Блок 16 формирует по значениям интенсивностей поступления запросов с регистров 18, значению интенсивности обслуживания с регистра 21 и по значениям вероятностей нахождения системы обслуживания в

I j --х состояниях с регистров 24< треугольной матрицы 1 значения изменений вероятностей нахождения системы обслуживания в этих состояниях и записывает в регистры 37 второй треугольной матрицы 13. Тактовые импульсы по третьей шине 70 блока 16 поступают на входы элементов И 84, 86 и 88, на выход 107 блока 16 и на вхоц формирователя 93. На каждом тактовом испульсе формирователь 93 вырабатывает по трем выходам три последовательных импульса в соответствии с диаграммой напряжений, приведенной на фиг.8.

Импульс Ur с выхода формирователя

93 подключает через группу элементов

И 90 и группу элементов ИЛИ 100 выхо. ды дешифратора 99 по шинам 30 блока

16 к элементам И 27 первой треуголь-: ной матрицы 1. Дешифратор 99 вырабатывает единицу по шине в соответствии с кодами Т, 3, поступающими с выходов счетчиков 51 и 52 блока 10 управления по шинам 71, и обеспечивает подключение регистра 24т<1 первой треугольной матрицы 1 через группу блоков элементов И 27> по шинам 36 первой треугольной матрицы 1, группу элементов ИЛИ 12, по шинам

106 блока 16 на входы узлов 75-78 умножения. Узлы 75-78 при наличии единицы на нулевом входе перемножают коды, поступающие по первому и второму входам.

Дешифратор 98 в соответствии с кодом, поступающим на блок 16 по четвертой шине 70 с выхода регистра 67, на который занесена сумма кодов с выходов счетчиков 51 и 52, полученная на сумматоре 68, подключит по выходу 108 блока 16 через группу элементов И 19 выходы регистра 18, по входу 104 блока 16 к входу узла 75 умножения.

Импульс U при наличии единицы на седьмой шип» 70 блока 16, поступаюureA с инпар<ного выхода дешифратора

56 блока 10 управления, разрешит узлу 75 перемножение кодов. Дешифратор

56 вырабатывает единицу на инверсном выходе при ненулевом состоянии счетчика 52. В случае нулевого кода на выходах счетчика 52 единица с прямого выхода дешифратора 56 по восьмой шине 70 блока 10 управления поступит на второй вход элемента И 84 блока

16 и откроет его для прохождения тактового импульса, Тогда тактовый импульс обнулит регистры 79 и 82, Таким образом, при коде на выходах счетчика 52, не равном нулю,.на тактовом импульсе при U< на регистр

79 будет занесен результат перемножения

P(I - l,3 ),„

Импульс U с выхода формирователя

93 подключает через вторую группу блоков элементов И 91 и группу элементов ИЛИ 100 выход дешифратора 9? по шинам 30 блока 16 к блокам элементов И группы 27 первой треугольной матрицы 1. В соответствии с кодами

I, 3 дешифратор 97 обеспечивает под" ключение регистра 24 > > первой треуI гольной матрицы l через группу бло30 ков элементов И 27 по шинам 36 первой треугольной матрицы 1, группу элементов ИЛИ 12 по шинам 106 блока

l6 на входы узлов 75-78 умножения.

Дешифратор 94,в соответствии с

ЗБ кодом, поступающим с регистра 67 по четвертой шине 70, подключит по выходу 109 через группу блоков элементов И 20, „ выходы регистра 18 по входу 105 блока 16 к входу узла

10 76 умножения.

Импульс U при наличии единицы на входе элемента И 86, поступающей по шестой шине 10 блока 16 с инверсного выхода схемы 63 сравнения блока 1О

45 управления, разрешает перемножение кодов, поступающих на входы узла 77 умножения. Схема 63 сравнения вырабатывает единицу по инверсному выходу при установлении на выходах счетчика

5О 52 кода, не равного N. В случае установления на выходах счетчика 52 кода, равного Ы, схема 63 сравнения вырабатывает единицу по прямому выходу, которая по пятой шине 70 блока 10 уп55 равления поступает на второй вход элемента И 88 и открывает его для прохождения тактового импульса. Тогда тактовый импульс обнуляет регистр

81, )399756

Таким образом, при коде ня выходах счетчика 52, не равном N, на тактовом импульсе при U на регистр 8) будет занесен результат перемножения

Р(Т,Д ),q, „

Тактовый импульс с выхода 107 блока 16 открывает блок элементов И 22 и подключает выхоцы регистра 21 по !0 шинам входов 102 и 103 блока 16 к входам узлом .76 и 78 умножения.

Импульс Б при наличии единицы на втором входе элемента И 89, поступающей по седьмой шине 70 с инверсного )5 выхода дешифратора 56, разрешает перемножение кодов, поступающих на входы узла 78.

Таким образом, при коде на выходах счетчика 52, не равном нулю, при 20

U на регистр 82 будет занесен результат перемножения

P(I, 3 )p

Импульс U с выхода формирователя 25

93 подключает через элементы ИЛИ 100 выход дешифратора 96 по шинам 30 блока 16 к блокам элементов И 27 первой треугольной матрицы I. В соответствии с кодами дешифратор 96 обеспечи" 30 вает подключение регистра 24 „, I первой треугольной матрицы 1 через группу блоков элементов И 27 „ >, по шинам 36 первой треугольной матрицы 1, группу элементов И))И 12 по вхо- 35 ду 106 блока 16 на входы узлов 75-78 умножения.

Импульс U при наличии единицы на втором входе элемента И 85, поступаю- 4п щей по второй шине 70 блока 16 с инверсного выхода дешифратора 54 блока !

О управления, разрешает перемножение кодов, поступающих на входы узла

76. Дешифратор 54 вырабатывает на ин- 4g версном выходе единицу при коде на выходах счетчика 51, не равном нулю.

В случае, если на выходах счетчика

51 устанавливается нулевой код, дешифратор 54 вырабатывает единицу по щ прямому выходу, которая по первой ши. не 70 блока 10 управления поступает на второй вход элемента И 86 блока

l6 и открывает его для прохождения тактового импульса на нулевой вход регистра 80. Тогда тактовый импульс обнуляет регистр 80.

Таким образом, при коде на выходах счетчика 51, не равном нулю, при наличии импульса U на регистр 80 будет занесен результат перемножения гЛ+),з-)), В течение тактового импульса на выходе сумматора IOI формируется сумма кодов, поступивших с выходов регистров 79-82. Дешифратор 95 в соответствии с кодами l, Д по шинам 40 блока 16 открывает группу блоков элементов И 38 второй треугольной матрицы 13 и подключает выход сумма- . тора 10! блока 16 по шинам 41 второй треугольной матрицы 13 к входам регистра 37 1

По окончании первой фазы работы устройства на все регистры 37 второй треугольной матрицы )3 будут занесены новые значения, очередной тактовый импульс поступает на счетный вход счетчика 53 и устанавливает на

его выходах код, равный 1", тогда дешифратор 58 вырабатывает единицу и по четвертой шине 72 открывает элемент И 112 блока 17 для прохождения тактовых импульсов, чем определяется вторая фаза работы устройства, На второй фазе работы устройства тактовые импульсы поступают от генератора. 43 через элемент И 44 по пер- вой шине 72 блока IO управления, через элемент И 112 блока 17 на вход формирователя 124 импульсов, который вырабатывает в течение тактового импульса на выходах три последовательных импульса U., U,,..U в соответствии с диаграммой, приведенной на фиг.8.

Импульс !1, с первого выхода подключает выход дешифратора 110 через группу блоков элементов И 118 по шинам 31 блока 17 формирования к вхо-. дам элементов И первой треугольной матрицы 1 и входам элементов И 39 второй треугольной матрицы 13. Дешифратор 110 в соответствии с кодом I

3, поступившим с выходов счетчиков

51 н 52 блока 10 управления, по шинам ?1 блока 17 подключает через группу блоков элементов И 28 пер1 вой треугольной матрицы ) выходы регистра 24 1 по шинам 35 треугольной матрицы 1 через группу элементов

ИЛИ 11 к входу сумматора )5 и через группу блоков элементов И 391 втоI рой треугольной матрицы 3 выходы регистра 37 >, по шинам 42 треугольной матрицы 13 через группу элементон ИЛИ 14 к нходу сумматора 15.

Импульс U с второго выхода формиронателя 124 подключает выход дешифратора 110 через группу элементов

И 119 по шинам 32 блока 17 формирования к входам элементов И второй группы 26; первой треугольной матрицы

1. Дешйфратор 110 подключает выход сумматора .15 по шинам 29 треугольной матрицы 1 в соответствии с кодом I, 1 через группу элементов И 261 > к входам регистра 24, .

Таким образом, по окончании вто- 18 рой фазы работы устройства на регистрах 24 треугольной матрицы 1 бу1,) дут занесены новые значения вероят"

I ностей состояний системы обслуживания и счетчик 53 по очередному такто- 20 ному импульсу изменит код на своих выходах.

При установлении на выходах счетчика 53 кода„ равного "2", дешифратор 60 вырабатывает на выходе единицу, которая по пятой шине 72 блока

10 управления поступает на второй вход элемента И !13 блока 17, устройство переходит в третью фазу работы.

На третьей фазе тактовые импульсы ЗО поступают от генератора 43 через, элемент И 44 по первой шине 72 блока 1О управления через элемент И 113 блока

17 на второй вход группы блоков элементов И 120 и на вход формирователя 36

125. По поступлении тактового импульса выход дешифратора 110 через через группу блоков элементов И 120 по шинам 33 подключается к входам блоков элементов И 25, первой треугольной 40

1 матрицы 1, В соответствии с кодом I, J поступающим по шинам 71 блока 17 с выходов счетчиков 51 и 52, дешифратор 110 подключает выходы регистра

24 > через группу блокон элементов 45

И 25 по шинам выхода 34 треуголь1 1 ной матра 1 через группу элементов

ИЛИ 2 к второму входу сумматора 3, Формирователь 125 по поступлении тактового импульса формирует на выхо- go дах три последовательных имнульса

U, н соответствии с диаграммой, приведенной на фиг.8.

Импульс U с первого выхода формиронателя 125 при поступлении единиць| на второй вход элемента И 114 по третьей шине 72 блока 17 с иннерсного выхода цешпфратора 54 блока 10 управления, 1тr) означает ненулевой код на

1399756 10 выходах счетчика 51, подключит через групгу блоков элементов И 121 по шинам 126 выход дешифратора 111 к входам группы злементон И 7. При этом в

5 соответствии с кодом I, поступиншим с выхода счетчика 52 по шинам 71 блока 17, выходы регистра 6 через группу блоков элементов И 71 и группу элементов ИЛИ 9 подключаются к входу сумматора 3, Импульс U с второго выхода формирователя 125 при наличии единицы на второй шине 72 блока 17 формирования, которая поступает с инверсного выхода схемы 61 сравнения при коде на выходах счетчика 51, не равном (N — 1), поступает через элемент И 115 на вход группы блоков элементов И 112 и подключает выход дешифратора 111 через группу блоков элементов И 122 по шинам 1 27 к входам группы блоков элементов И 8,. ..,8 . В соответствии с кодом I дешифратор 11 1 подключает выход сумматора 3 через группу блоков, элементов И 8> к нходам регистра 6>.

При установлейии на выходах счетчика

51 кода, равного (N — 1), единица с инверсного выхода схемы 61 сраннения снимается. Тогда появление единицы на выходе элемента НЕ 117 открывает элемент И 116 для прохождения импульса U с второго выхода формирователя

125. Импульс U, подключает выход дешифратора 111 через группу блоков элементов И 123 по шинам 128 блока

17 формиронания к входам группы блоков элементов И 4>, ° ..,4 . В соответ" ствии с кодом I дешифратор 111 под: ключает выход сумматора 3 через группу блоков элементов И 4 к входам регистра 5 .

Таким образом, по окончании третьей фазы работы устройства на регистрах 5 формируются значения вероятностей нахождения в системе обслуживания 0,1, ° ° .,N запросов.

Четвертая фаза работы устройства определяется появлением на выходах счетчика 53 блока 10 управления кода, равного "3". Тогда дешифратор 59 открывает элемент И 49, и единица, выработанная дешифратором 55 при установлении на выходах счетчика 51 кода, gr„ равного "1", обнуляет счетчик 53 и счетчик 51, а по шине 73. поступает на счетный вход счетчика 129 генератора 23 импульсов времени и изменяет код на его выходах. Код с выходов!

399756!

35 счетчика !?о заносится на регистр

130 и является новым значением координаты времени. При установлении на выходах счет !ика 29 кода, равного времени окончания моделирования, схема 131 сравнения вырабатывает единицу и обнуляет триггер 133. Снятие единицы ло шине входа 74 блока 23 приведет к закрытию элемента И 44 10 блока 10 управления. Режим моделирования закончен.

Формула изобретения

Устройство для моделирования систем массового обслуживания, содержащее первую треугольную матрицу регистров памяти размерностью m к m, блок улранления, первую группу эле- 2О ментов ИЛИ, первый сумматор, первую и вторую группы регистров памяти, первую, вторую, третью, четвертую и пятую группы блоков элементов И и вторую груллу элементов ИЛИ, первая >5 и вторая группы информационных входов первого сумматора соединены соответственно с выходами элементов ИЛИ первой и второй групп, а выходы первого сумматора подключены соответст- ЗО венно к информационным входам блоков элементов И первой группы, выходы которых подключены соответственно к разрядным входам регистров памяти первой группы, разрядные выходы которых являются выходами устройства, выходы i-го блока элементов И второй .группы (i = I, m) соединены соответ-, ственно с i-ми входами элементов ИЛИ второй группы, а выходы блоков зле- 4О ментов И третьей группы подключены к разрядным входам соответствующего регистра памяти второй группы, разрядные ныходы которых подключены к информационным входам соответствующего 45 блока элементов И второй группы, первая треугольная матрица регистров памяти размерностью m m н i-й строке содержит j регистров памяти (j

= m — i + I) и первую группу блоков 5О элементов И, информационные входы которых соединены с разрядными выходами соответствующего регистра памяти, одноименные выходы блоков элементов

И первой группы i-й строки объединены между собой и подключены соответственно к i-м входам элементов ИЛИ первой группы устройства, о т л и— ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет моделирования систем массового обслуживания с изменяющейся интенсивностью поступления запросов на обслуживание и повышения быстродействия, оно дополнительно содержит третью, четвертую и пятую группы элементов ИЛИ, второй сумматор, генератор импульсов времени, третью группу регистров памяти, регистр памяти, блок элементов И, вторую треугольную матрицу регистров памяти размерностью m x тп, блок формирования сигналов управления и блок вычисления вероятностей переходов, причем блок управления состоит из первого по седьмой элементов И, первого, второго и третьего счетчиков имлульсон, с первого по седьмой дешифраторов, первой, второй и третьей схем сравнения, первого и второго триггеров, узла вычитания, регистра памяти, сумматора, элемента ИЛИ и генератора тактовых импульсов, выход которого соединен с первым входом первого элемента И, выход первого элемента И подключен к первым входам второго, третьего и четвертого элементов И, выход второго элемента И соединен со счетным входом первого счетчика имлульсон, выход третьего элемента И подключен к нулевому входу первого триггера, первому входу элемента ИЛИ и первым входам пятого и шестого элементов И, выход элемента ИЛИ соединен с входом обнуления первого счетчика импульсов, прямой выход первого триггера подключен к второму входу третьего элемента И, а инверсный выход — к второму входу второго элемента И, разрядные выходы первого счетчика импульсов подключены соответственно к информационным . входам первой группы сумматора, входам первого и второго дешифраторов и информационным входам первой группы первой схемы сравнения, выход Равно" которой соединен с единичным входом первого триггера, выход шестого элемента И подключен к счетному входу второго счетчика импульсов, к разрядным выходам которого подключены информационные входы второй группы сумматора, входы третьего дешифра тора, информационные входы второй и третьей схем сравнения и входы узла вычитания, выход которого соединен с установочным входом первой схемы

1399756 сравнения, выход "Равно" второй схе- мы сравнения подключен к единичному входу второго триггера, прямой выход которого соединен с вторым входом пятого элемента И, выход которого подключен к входу обнуления второго счетчика импульсов, нулевому входу второго триггера и счетному входу третьего счетчика импульсов, инверсный выход второго триггера соединен с вторым входом шестого элемента И, разрядные выходы третьего счетчика импульсов подключены соответственно к входам четвертого, пятого, шестого и седьмого дешифраторов, выход чет вертого дешифратора соединен с вторым входом четвертого элемента И, разрядные выходы сумматора подключены соответственно к разрядным входам

; регистра памяти, выход второго дешифратора соединен с первым входом седь,мого элемента И, выход которого под ключен к входу обнуления третьего счетчика импульсов и второму входу элемента ИЛИ, выход шестого дешифра". тора соединен с вторым входом седьмого элемента И, первая треугольная матрица регистров памяти дополнительно в каждой .строке содержит вторую, третью и четвертую группы блоков элементов И, число блоков элементов И в каждой группе равно числу регистров памяти в строке, выходы блоков элементов И второй группы в каждой строке соединены с разрядными входами соответствующего регистра памяти данной строки, разрядные выходы регистра памяти подключены к информационным входам соответствующих бло ков элементов И третьей и четвертой групп, вторая треугольная матрица регистров памяти в каждой строке содержит j регистров памяти, j блоков элементов И первой и второй групп, причем в каждой строке выходы блока элементов И первой группы соединены с разрядными входами соответствующего регистра памяти, разрядные выходы которого подключены к информационным входам соответствующего блока элементов И второй группы, блок вычисления вероятностей переходов содержит с первого по четвертый узлы умножения, с первого по четвертый регистры па™ мяти, с первого по седьмой элементы

И, первый, второй и третий блоки элементов И, формирователь импульсов, с первого по шесточ дешифраторы, гру шу элементов ИЛИ и сумматор, причем в блоке вычисления вероятностей переходов информационные входы первой, второй, третьей и четвертой групп сумматора подключены соответственно к разрядным выходам первого, второго, третьего и четвертого регистров памяти, разрядные входы коI0 торых соединены с выходами соответственно первого, второго, третьего и четвертого узлов умножения, информационные входы первого, второго и третьего блоков элементов И подключены

15 к выходам соответственно третьего, четвертого и шестого дешифраторов, выходы первого, второго и третьего блоков элементов И соединены соответственно с первыми, вторыми и третьи20 ми входами элементов ИЛИ группы, выход первого элемента И блока вычисления вероятностей переходов соединен с входом разрешения умножения первого узла умножения, выход второго эле б мента И подключен к обнуляющему входу первого регистра памяти, выход третьего элемента И соединен с вхо" дом разрешения умножения второго ysла умножения, выход четвертого эле30 мента И подключен к обнуляющему входу второго регистра памяти, выход пятого элемента И соединен с входом разрешения третьего узла умножения, выход шестого элемента И соединен с ЗБ обнуляющим входом третьего регистра памяти, выход седьмого элемента И подключен к входу разрешения умножения четвертого узла умножения, а обнуляющий вход четвертого регистра

40 памяти соединен с выходом второго элемента И блока вычисления вероятностей переходов, первый выход формирователя импульсов подключен к управляющему входу третьего блока элемен45 тов И и первому входу первого элемента И, второй выход формирователя импульсов соединен с управляющим входом второго блока элементов И и первыми входами пятого и седьмого элещ ментов И, третий выход формирователя импульсов подключен к управляющему входу первого блока элементов И и первому входу третьего элемента И блока вычисления вероятностей перехо"

55 дов, блок формирования сигналов управления содержит первый и второй дешифраторы, с первого по пятый элементы И, элемент НЕ, с первого по шестой блоки элементов И, первый и

1399756

20

30

40

15 второй формирователи импульсов, причем в блоке формирования сигналов управления выход первого элемента И соединен с вхддом первого формирователя импульсов, первый и второй выходы которого подключены к управляющим входам первого и второго блоков эле- ментов И, информационные входы которых и информационные входы третьего блока элементов И соединены соответственно с выходами первого дешифратора, выход второго элемента И соединен с управляющим входом третьего блока элементов И и входом второго формирователя импульсов, первый выход которого соединен с первым входом третьего элемента И, второй выход второго формирователя импульсов блока формирования сигналов управления подключен к первым входам четвертого и пятого элементов И, второй вход пятого элемента И соединен с выходом элемента НЕ, а выходы третьего, четвертого и пятого элементов И подключены к управляющим входам соответственно четвертого, пятого и шестого блоков элементов И, информационные входы которых соединены соответственно с выходами второго дешифратора блока формирования сигналов управления, выходы первого сумматора устройства соединены соответственно с информационными входами блоков элементов И третьей группы устройства, управляющие входы которых подключены к выходам пятого блока элементов И блока формирования сигналов управления, выходы шес гого блока элементов

И которого соединены соответственно с управляющими входами блоков элементов И первой группы устройства, управляющие входы блоков элементов И второй группы которого подключены соответственно к выходам четвертого блока элементов И блока формирования сигналов управления, первая группа входов первого дешифратора и входы второго дешифратора- которого подключены соответственно к разрядным выходам второго счетчика юптульсов блока управления, разрядные выходы первого счетчика импульсов которого соединены соответственно с входами второй группы первого дешифратора блока формирования сигналов управления, первый вход первого элемента И и первый вход второго элемента И которого соединены с выходом первого элемента И блока формирования сигналов управления, выход "He равно первой схемы сравнения которого подключен к входу элемента НЕ и второму входу четвертого элемента И блока формирования сигналов управления, второй вход второго элемента И которого соединен с выходом седьмого дешифратора блока управления, выход пятого дешифратора которого подключен к второму входу первого элемента И блока формирования сигналов управления, второй вход третьего элемента И которого соединен с первым выходом первого дешифратора блока управления и вторым входом третьего элемента И блока вычисления вероятностей переходов, первые входы второго и четвертого элементов И которого соединены соответственно с первым выходом третьего дешифратдра и вторым выходом первого дешифратора блока управления, выход третьего эле- . мента И которого подключен к вторым входам второго, четвертого и шестого элементов И, входу формирователя импульсов блока вычисления вероятнос" тей переходов и управляющему входу блока элементов И устройства, информационные входы которого соединены соответственно с разрядными выходами регистра памяти устройства,. а выходы блока элементов И устройства подключены соответственно к информационным входам первой группы второго и четвертого узлов умножения блока вычисления вероятностей переходов, входы первого и пятого дешифраторов которого соединены соответственно с разрядными выходами регистра памяти блока управления, второй выход третьего дешифратора которого подключен к вто- рым входам первого и седьмого элементов. И блока вычисления вероятностей переходов, вторые входы пятого и шестого элементов И которого соединены соответственно с выходами "Не равно" и "Равно" третьей схемы сравнения блока управления, выход седьмого элемента И которого соединен с входом запуска генератора импульсов времени, выход которого подключен к второму входу первого элемента И блока управления, разрядные выходы первого счетчика импульсов которого соединены соответственно с информационными входами первой группы второго, третьего, четвертого и шестого дешифраторов блока вычисления вероятностей пере17

1399756 ходов, информационные входы второй группы второго, третьего, четвертого и шестого дешифраторов которого соединены соответственно с разрядными выходами второго счетчика импульсов блока управления, разрядные выходы регистров памяти третьей группы устройства соединены с информационными входами соответствующих блоков элементов И четвертой и пятой групп устройства, управляющие входы блоков элементов И .четвертой группы устройства соединены соответственно с выходами пятого дешифратора блока вычисления вероятностей переходов, выходы первого дешифратора которого подключены соответственно к управляющим входам блоков элементов И пятой группы устройства, выходы которых подключены соответственно к информа.;ционным входам первой группы третье;ro узла умножения блока вычисления

;вероятностей переходов, информационные входы первой группы первого узла умножения которого соединены соответственно с выходами блоков элементов

И четвертой группы устройства, х -й выход второго дешифратора блока вычисления вероятностей переходов соединен с управляющими входами всех блоков элементов И первой группы х-f., строки второй треугольной матрицы регистров памяти, информационные входы всех блоков элементов И первой группы которой подключены соответственно к выходам сумматора блока вычисления вероятностей переходов, -й выход элемента ИЛИ группы которого подключен к управляющим входам блоков элементов И третьей группы i-й строки первой треугольной матрицы регистров памяти„ выходы блоков элементов И третьей группы х-й строки которой подключены соответственно к 1-м входам элементов ИЛИ третьей группы уст5

35 ао

45 ройс тв а,, выходы которых (оедине нез! со ответственно с информационными входами второй группы первого, второго, третьего и четвертого узлов умножения блока вычисления вероятностей перехоцов„ i-й выход третьего блока элементов И блока формирования сигналов управления соединен соответственно с управляющими входами блоков элементов И первой группы i-й строки первой треугольной матрицы регистров памяти, i-й выход второго блока элементов И блока формирования сигналов управления подключен к управляющим входам блоков элементов И второй группы i-й строки первой треугольной матрицы регистров памяти, выходы блоков элементов И четвертой группы i"é строки которой подключены соответственно к входам х-й группы элементов

ИЛИ четвертои группы устроиства, выходы которых соединены соответственно с информационными входами первой группы второго сумматора устройства, выходы которого подключены соответст1 венно к информационным входам всех блоков элементов И второй группы первой треугольной матрицы регистров памяти, управляющие входы блоков элементов И четвертой группы -й строки первой треугольной матрицы регистров памяти подключены к i-му выходу первого блока элементов И блока формирования сигналов управления и управляющим входам блоков элементов И второй группы ь.-й строки второй треугольной матринь регистров памяти„ одноименные выходы блоков элементов И второй группы i-й строки которой объединены и подключены соответственно к входам

i-й группы элементов ИЛИ пятой группы устройства, выходы которых соединены соответственно с информационными входами второй группы второго сумматора устройства.

3399756

Фие. f

1399756

1399756

l399756

1399756

1399756

Р, г

®

Р. ищ1ИПИ Закан 2667/49 Тираж 704 Подписное

11роизв-полигр. пр-тие, r. Ужгород, ул. Проектная, 4