Запоминающее устройство для фазирования информации

Авторы патента:

G11C5/02 - Запоминающие устройства статического типа (накопление информации, основанное на относительном перемещении носителя записи и преобразователя G11B; полупроводниковые приборы для запоминающих устройств H01L, например H01L 27/108-H01L 27/115; импульсная техника вообще H03K, например электронные переключатели H03K 17/00)

Класс 42m, ) 4 № 148591 ссср р и.".-жто ткни1с" д

М .

ОПИСАНИЕ ИЗОБЬЕТЕ-ЙИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Подписная группа Лб 174

Г. В. Рыков

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО ДЛЯ ФАЗИРОВАНИЯ

ИНФОРМАЦИИ

Заявлено 15 гиоля 1960 г. за . А 673527/26 в Комитет по делам изобретений и отнргятий при Совете Министров СССР

Опубликовано в «Бюллетене изобретений» % 13 за 1962 г, Предлагается запоминающее устройство для фазировання информации.

Для плавного изменения временной задержки оно выполнено на двух матрицах, элементы одной из которых взаимно-однозначно связаны со входами элементов второй матрицы, и выборка может осуществляться после записи импульсом с задержкой, определяемой емкостью матрицы.

На чертеже показана принципиальная схема описываемого устройства.

На шины 1 вЂ” 1п и 2 вЂ” 2m первой матрицы в процессе записи информации подаются импульсы тока с амплитудой 1о/2, где !о вЂ” величина тока, необходимая для создания напряженности Ео, достаточной для перемагничивания сердечника. Каждый сердечник первой матрицы через свою выходную обмотку и транзистор 8 однозначно связан с соответствующим сердечником второй матрицы, шины когорой обозначены 4вЂ”

4тп и 5 вЂ” 5n. Все сердечники первой матрицы прошиты шиной считывания, при помощи которой вся информация, записанная в эту матрицу тактовым импульсом, переписывается на соответствующие сердечники второй матрицы.

В каждой строке второй матрицы цифровая информация хранится в пределах заданного т. Число строк (емкость матрицы) определяет максимальную задержку. Считывание со второй матрицы производится в любой момент времени независимо от моментов записи информации, что дает возможность изменять время задержки в интервале времени, определяемом емкостью матрицы. Увеличивая емкость матрицы, можно принципиально осуществить л|обую величину задержки дискретной информации.

¹ 148591

Предмет изобретени я

Запоминающее устройство для фазирования информации, отлич а ю щ е е ся тем, что, с целью плавного изменения временной задержки, оно выполнено на двух матрицах, элементы одной из которых взаимно-однозначно связаны со входами элементов второй матрицы, и выборка может осуществляться после записи импульсом с задержкой, определяемой емкостью матрицы.

5п

Составитель описания А. И. Хохлов

Редактор Н. С. Кутафина Тсхред А. А. Кудрявицкая Корректор Н. Щербакова

Поди. к печ. 1ОХ11-62 г. Формат бум. 70х 108 /„ Объем О!8 изq..

3ак, 7392 Тираж 700 Цена 4 коп.

ЦБТИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, М. Черкасский пер., д, 2/6.

Типография ЦБТИ, Москва, Петровка, 14.

Запоминающее устройство для фазирования информации

Способ изготовления индуктивных катушек в диэлектрических платах // 145804

Способ изготовления диодной матрицы // 145800

Способ прошивки матриц запоминающих устройств с элементами в виде торов // 134915

Ферритовая матрица для запоминающих устройств // 134486

Матричное устройство на полупроводниковых диодах // 130243

Матричное запоминающее устройство // 129391

Способ изготовления матриц из пленочных диодов // 123351

Матрица для запоминающих устройств // 120044

Запоминающее устройство // 117870

Постоянное запоминающее устройство (пзу) х-конфигурации // 2134915

Изобретение относится к ПЗУ Х-конфигурации

Конструкция ячейки памяти с вертикально расположенными друг над другом пересечениями // 2156013

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Устройство для умножения напряжения // 2159472

Изобретение относится к устройству для создания отрицательного высокого напряжения, которое требуется, например, для программирования электрически стираемой программируемой постоянной флэш-памяти

Схема для генерации отрицательных напряжений // 2189686

Изобретение относится к схеме для генерации отрицательных напряжений с первым транзистором, первый вывод которого соединен с входным выводом схемы и второй вывод которого соединен с выходным выводом схемы и вывод затвора которого соединен через первый конденсатор с первым выводом тактового сигнала, со вторым транзистором, первый вывод которого соединен с выводом затвора первого транзистора, второй вывод которого соединен со вторым выводом первого транзистора и вывод затвора которого соединен с первым выводом первого транзистора и со вторым конденсатором, первый вывод которого соединен со вторым выводом первого транзистора, а второй вывод которого соединен со вторым выводом тактового сигнала, причем транзисторы являются МОП-транзисторами, выполненными, по меньшей мере, в одном тройном кармане (Triple Well)

Масштабируемое устройство обработки данных // 2201639

Многомерная структура адресации для электронных устройств // 2248626

Изобретение относится к средствам, обеспечивающим возможность адресации в устройстве, содержащем один или более объемных элементов

Способ неразрушающего хранения и извлечения данных и устройство для осуществления данного способа // 2271581

Изобретение относится к устройству хранения данных, к способу осуществления бездеструктивного считывания данных и способу придания поляризации парам субъячеек памяти

Модуль полупроводниковой памяти и приемный блок устройства записи-считывания для него // 2327235

Игровая система, позволяющая определять местоположение игрового устройства в казино // 2335802

Изобретение относится к игровым системам и, в частности, к способам и средствам, позволяющим определять местоположение игрового устройства в казино