Цифровой синтезатор частот

 

Изобретение относится к радиотехнике. Целью изобретения является расширение диапазона синтезируемых частот. Для достижения цели в устр-во введены последовательно соединенные источник 14 питания, источник 20 опорного напряжения, синхронный фильтр (СФ) 6, блок 12 заряда (53) и накопительный конд-р (НК) 10, последовательно соединенные токозадаюпхий элемент 19, Г), К)К 18 нетоковых поиторито. icii, дифференциальный у-.1ь 21. триггер 22 и блок 23 управло 111я, а также введены СФ 7, 53 13, НК 11, источник 17 нитания, б. юки 15 и 16 разряда, ЦА11 9 и э,:1емент ИЛИ 24. Максимальная синтезируемая частота ходных и.мпульсов /,iiKi 1/2/,,iui- Минима.чьная частота определяется максима.льно допустимой величиной интервала в)еме1{и l, если пренебречь величиной интервала времени /| /„„,1- Она ограничена неуправ,:1яемой постоянной времени разряда НК И) и 11 вследствие конечной величины ко. 1лекторных сопротивлений транзисто)ов в запертом состоянии и конечного входного сопротивления блока 18 истоковых повторителей. С учетом значений сопротивлений утечки мипим. частота может состави 1 ь несколько десятков герц и. следова1е;1ьно, устр-во обеспечивает значительный коэф. нерекрытия по дианазону. 1 з. п. ф-лы, 2 нл. (О (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5й 4 11 (13 (1 19(()(1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2!) 4045878/24-09 (22) 31.03.86 (46) 07.06.88. Бюл. № 21 (71) Институт кибернетики им. В. М. Глуп(кова (72) А. Д. Бех и В. В. Чернецкий (53) 621.373.42 (088.8) (56) Шапиро lI,. Н. и др. Основы теории синтеза частот. Радио и связь, 1981, с. 179 — -181.

Патент CLUA № 3735269, кл. 328 — 14, 22.05. 73. (54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ (57) Изобретение относится к радиотехнике.

Целью изобретения является расширение диапазона синтезируемых частот. Для достижения цели в устр-во введены последовательно соединенные источник 14 питания, источник 20 опорного напряжения, синхронный фильтр (СФ) 6, блок 12 заряда (БЗ) и накопительный конд-р (НК) 10, последовательно соединенные токозадаю(ций элеÄÄSUÄÄ 1401552 мент 19, блок 18 н,"i(I:-оных п(1вторит(, ей, дифференциальный w -.(ь 2 1, гри(lòð блок 23 управл(IIIIH, т;(кже введены СФ 7, БЗ !3, НК 11, источник 7 питания, олокн 15 и !6 разряда, ЦА11 9 и элемент И.1И 2>!.

Максимальная синтезируемая частота выходных импульсов t 1/2t Минимальная частота определяется максима.(ьно допустимой величиной интервала времени 1, если пренебречь величиной интервала времени /1=/„„„. Она ограничена неуправляемой постоянной времени разряда 1!К 10 и 11 вследствие конечной величины коллекторных сопротивлений транзисторов в за(1ертом состоянии и кон "IiloIо входного сопротивления блока 18 и.токовых повторителей. С учетом значений сопротивлений утечки миним. частота может составить несколько Ж десятков герц и, следов;и ел ьно, устр- во обеспечивает значительный коэф. перекры- Ц (11

TH H ll0 д,(1311330II (. 1 3. I I. ф- I I>l, 2 11.:I.

1401552

Изобретение относится к радиотехнике и может быть использовано для построения цифровых приемников и передатчиков, управляемых генераторов функций, преобразователей цифровых величин в частоту, напряжение, ток.

Целью изобретения является расширение диапазона синтезируемых частот.

На фиг. 1 представлена структурная электрическая схема цифрового синтезатора частот; на фиг. 2 — пример реализации блока управления.

Цифровой синтезатор частот содержит генератор 1 опорной частоты, первый регистр 2 кода частоты, второй регистр 3 кода частоты, первый счетчик 4 с изменяемым коэффициентом пересчета, второй счетчик 5 с изменяемым коэффициентом пересчета, первый синхронный фильтр 6, второй синхронный фильтр 7, первый цифроаналоговый преобразователь (LIAH) 8, второй ЦАП 9, первый накопительный конденсатор 10, второй накопительный конденсатор 11, первый блок 12 заряда, второй блок 13 заряда, первый источник 14 питания, первый блок 15 разряда, второй блок 16 разряда, второй источник 17 питания, блок 18 истоковых повторителей, токозадающий элемент 19, источник 20 опорного напряжения, дифференциальный усилитель 21, триггер 22, блок

23 управления, элемент ИЛИ 24. При этом блок 23 управления содержит первый элемент HE 25, первый элемент И 26, второй элемент И 27, третий элемент И 28, четвертый элемент. И 29, второй элемент HF 30, первый элемент 31 задержки, второй элемент 32 задержки, элемент ИЛИ 33.

Цифровой синтезатор частот работает следующим образом.

Коэффициент преобразования частоты задается двумя кодовыми словами. Число и заносится в первый регистр 2, а число т во второй регистр 3, выходы которых воздействуют на соответствующие разряды первого 4 и второго 5 счетчиков, задавая им коэффициенты пересчета в пределах от 1 до и и 1 до т соответственно.

Выходные импульсы генератора 1 с частотой fo появляются на выходе первого счетчика 4 с частотой о)п. Кроме того, входное число и преобразуется первым ЦАП 8 в пропорциональное напряжение, которое создает регулирующее напряжение на информационых входах первого блока 12 заряда и первого блока 15 разряда. Регулирующее напряжение, пропорциональное числу т, создается на выходе второго ЦАП 9 и поступает на информационные входы второго блока 13 заряда и второго блока 16 разряда.

Импульс с выхода элемента ИЛИ 24 на время, равное длительности импульса генератора 1, поступает на первый управляющий вход первого блока 12 заряда и через него начинается заряд первого 10 и второго 11 накопительных конденсаторов на интервале

1О

40 №5

55 времени ti. Г1ервый 12 и второй 13 блоки заряда могут быть выполнены в виде, например, (не показано) двух транзисторов, эмиттеры которых объединены, и к ним подключен генератор тока, который через ключ соединен с первым источником 14 питания.

Первым и вторым выходами первого 12 и второго 13 блоков заряда являются коллекторы первого и второго транзисторов, при этом режимы транзисторов подбираются так, что коллекторные токи первого и второго транзисторов различны. Поэтому в начале интервала времени ti на первом 10 и втором 11 накопительных конденсаторах имеет место разность потенциалов, которая поступает через блок 18 истоковых повторителей на входы дифференциального усилителя 21. Разность напряжений íà его входах устанавливает триггер 22 в единичное состояние. 3а счет этого в блоке 23 управления с помощью первого элемента 31 задержки и второго элемента И 27 на первом выходе блока 23,управления формируется положительный импульс длительностью ti. После его окончания прекращается подача разрешающего напряжения на первый управляющий вход первого блока 12 заряда и появляется разрешающее напряжение на первом управляющем входе второго блока !6 разряда, благодаря поступлению двух положительных уровней на входе первого элемента

И 26 и формированию импульса на четвертом выходе блока 23 управления. Первый 15 и второй 16 блоки разряда выполнены аналогично первому 12 и второму 13 блокам заряда. В результате первый 10 и второй 11 накопительные конденсаторы разряжаются, причем первый накопительный конденсатор 10 разряжается большим током. Спустя интервал времени t> напряжение на первом накопительном конденсаторе 10 станет меньше, чем на втором накопительном конденсаторе 11 в результате изменится полярность напряжения на входе блока 18 истоковых повторителей и триггер 22 переключается в нулевое состояние. Перепад напряжения с второго выхода триггера 22 преобразуется в блоке 23 управления в импульс длительностью ti, который формируется с помощью третьего элемента И 28 и вторым элементом

30 задержки и поступает на второй выход блока 23 управления. Этот импульс поступает на первый управляющий вход первого блока 15 разряда. При этом первый накопительный конденсатор 10 разряжается большим током на интервале ii, чем второй накопительный конденсатор 11. Созданная при этом разность потенциалов через блок 18 истоковых повторителей поступает на входы дифференциального усилителя 21 и поддерживает триггер 22 в нулевом состоянии.

Спустя интервал времени ti, разрешающее напряжение на первом управляющем входе первого блока 15 разряда выключается и на четвертом выходе блока 23 управле1401552 ния, равна t,=/ 1 ния появляется импульс, поступающий на первый управляющий вход второго блока 13 заряда. Поскольку на информационный вход второго блока 13 заряда поступает напря: жение с выхода второго ЦАП 9, то первый накопительный конденсатор 10 заряжается большим током чем второй накопительный конденсатор 11. Через время tz наступает момент, когда напряжение на первом накопительном конденсаторе 10 превышает напряжение на втором накопительном конденсаторе 11. В этот момент переключается триггер 22. При этом выключается импульс на четвертом выходе блока управления, а по положительному перепаду напряжения на единичном выходе триггера 22 формируется напряжение на первом выходе блока 23 управления и цикл работы повторяется.

Количество циклов / и /, укладывающихся в периоде пос-,упления импульсов с первого счетчика 4, определяется коэффициентом пересчета второго счетчика 5. С этой целью выходным импульсом первого с .етчика 4 второй счетчик 5 усганавливастся в нуль, количество переключений триггера 22 через элемент ИЛИ 33 блока 23 управления поступает на счетный вход второго счетчика 5. Если между двумя выходными импульсами первого счетчика 4 на вход второго счетчика 5 поступает меньше т импульсов, то в момент запуска второго синхронного фильтра 7, совпадающим с переключением первого счетчика 4, на вход второго синхронного фильтра 7 от второго счетчика 5 поступает положительный уровень, который превышает уровень на выходе первого счетчика 4 в момент стробирования. Разность уровней запоминается вторым синхронным фильтром 7 и используется для регулирования величины тока заряда и разряда первого 10 и второго 11 накопительных конденсаторов через второй блок 13 заряда от первого источника 14 питания и через второй блок 16 разряда от второго источника !7 питания. Увеличение тока приводит к уменьшению времени заряда и, следовательно, к увеличению количества импульсов, поступающих на второй счетчик 5 за период между импульсами первого счетчика 5. Если количество таких импульсов больше, то в момент стробирования второго синхронного фильтра 7 запоминается отрицательная разность напряжений на его входах, что приводит к уменьшению тока второго блока 13 заряда и второго блока 16 разряда и к уменьшению количества импульсов на втором счетчике 5. В связи с тем, что второй синхронный фильтр 7 имеет большую постоянную времени по сравнению с периодом стробирования, на его выходе устанавливается такое выходное напряжение, при котором на второй счетчик 7 поступает ровно m импульсов за период. При этом в моменты стробирования на входах второго синхронного фильтра

55 потенциалы примерно равны. Таким об, зом, частота импульсов на выходе цифрового синтезатора частот, в качестве которого используется пятый выход б vol I 23 управлсЗаряд и разряд первого !0 и второго 11 накопительных конденсаторов производится относительно среднего уровня Г, . !1 а первом интервале времени tl после поступ IcHHH импульса с первого счетчика 4 первый накопительный конденсатор 10 заряжается îl первого источника !4 питания первым блоком 12 заряда меныHH>I током, а второй накопительный конденсатор 11 большим током. Поэтому в конце интервала времени первый накопителы ый конденсатo1 10 оказывается заряженным до болынсго и»пряжсния, чем второй накопительный коп.II He»Top 11. На первом интервале врсхцHH

4 первый накопительный конденсатор 10 разряжается вторым блоком 16 разряд», который управляется с выхода третьего элемента И 28 блока 23 управления большим током, чем второй накопительный конденсатор 1. Конец интервала времени 4 соответствует моменту времени, когда потенциа,l на первом накопительном конденсаторе О станет меньше потенциала на втором накопительном конденсаторе !1. После этого момента времени начинается второй интервал времени tl, на котором в отличие от первого интервала времени tь первый накопительный конденсатор 0 разряжается током первого блока 15 разряда большей величины, чем ток разряда второго накопительного конденсатора 11. В конце второго интервала времени t| первый накопительный конденсатор 10 оказывается разряженным до более низкого потенциала, чем второй накопительный конденсатор 11. На втором интервале времени 4 первый накопительный конденсатор 10 заряжается от второго блока 13 заряда быстрее чем второй накопительный конденсатор 11, после чего второй блок 13 заряда выключается и включается первый блок 12 заряда и начинается следующий цикл работы устройства. Длительность интервалов времени tl постоянна и задается длительностью импульсов на первом и третьем выходах блока 23 управления (задержками первого 31 и второго 32 элементов задержки), а длительность интервалов времени tz определяется соотношением величин токов на выходах второго блока 16 разряда для первого интервала времени l> и величины токов на выходах второго блока 13 заряда для второго интервала времени t2.

Для выполнения баланса величин токов заряда и разряда первого 10 и второго 1! накопительных конденсаторов на периоде поступления импульсов первого счетчика 4 и, следовательно, чтобы HH,ïñ- вбивать неизменным начальный хровснь зарядЖ/<, введен

1401552

t;.—

21 мин

Фориула изобретения первый синхронный фильтр 6. На его входы поступают напряжение с токозадающего элемента 19 (выполненного, например, в виде двух полевых транзисторов с объединенными стоками, не показано), величина которого в начале интервала времени ti равна

U i, и напряжение источника опорного напряжения 20. Первый синхронный фильтр 6 посредством регулирования величины токов заряда на первом интервале времени ti и токов разряда на втором интервале времени fi обеспечивает равенство напряжения Uo величине напряжения на выходе источника 20 опорного напряЖения.

В качестве первого 6 и второго 7 синхронных фильтров могут использоваться фильтры, построенные по дифференциальной схеме.

Максимальная синтезируемая частота

1 выходных импульсов j„,..;= +, . Так 1ìèí+ 2ìèí как заряд первого 10 и второго 11 накопительных конденсаторов и их разряд формирунлся первыми и вторыми блоками 12, 13, ! 5, 16 заряда и разряда, работающими в одинаковых режимах, то tlute=f2«„><=fr>u>i>

Минимальная частота определяется максимально допустимой величиной интервала времени 4, если пренебречь величиной интервала времени ti=t„„„. Она ограничена неуправляемой постоянной времени разряда первого 10 и второго 11 накопительных конденсаторов вследствие конечной величины коллекторных сопротивлений транзисторов в запертом состоянии и конечного входного сопротивления блока 18 истоковых повторителей на полевых транзисторах. С учетом значений сопротивлений утечки минимальная частота может составить несколько десятков герц и, следовательно, цифровой синтезатор частот обеспечивает значительный коэффициент перекрытия по диапазону.

1. Цифровой синтезатор частот, содержащий последовательно соединенные первый регистр кода частоты и первый счетчик с изменяемым коэффициентом пересчета, последовательно соединенные второй регистр кода частоты и второй счетчик с изменяемым коэффициентом пересчета, первый цифроаналоговый преобразователь и генератор опорной частоты, выход которого подключен к счетному входу первого счетчика с изменяемым коэффициентом пересчета, отличающийся тем, что, с целью расширения диапазона синтезируемых частот, введены последовательно соединенные первый источник питания, источник опорного напряжения, первый синхронный фильтр, первый

55 блок заряда и первый накопительный кон денсатор, последовательно соединенные токозадающий элемент, блок истоковых повторителей, дифференциальный усилитель, триггер и блок управления, также введены второй синхронный фильтр, второй блок заряда, второй накопительный конденсатор, второй источник питания, первый блок разряда, второй блок разряда, второй цифроаналоговый преобразователь и элемент ИЛИ выход которого соединен с первым управляющим входом первого блока заряда, первый вход элемента ИЛИ подключен к первому входу блока управления, второй вход элемента ИЛИ объединен с входом установки в «О» второго счетчика с изменяемым коэффициентом пересчета, первым входом второго синхронного фильтра и подключен к выходу первого счетчика с изменяемым коэффициентом пересчета, второй, третий и четвертый выходы блока управления подключены соответственно к первому управляющему входу первого блока разряда, к первому управляющему входу второго блока заряда и к первому управляющему входу второго блока разряда, счетный вход второго счетчика с изменяемым коэффициентом пересчета объединен с управляющим входом первого синхронного фильтра и с управляющим входом второго синхронного фильтра и подключен к пятому выходу блока управления, второй вход которого соединен с вторым выходом триггера, второй вход и второй выход первого синхронного фильтра подключены соответственно к выходу токозадающего элемента и к второму управляющему входу первого блока разряда, информационный вход которого об.ьединен с информационным входом первого блока заряда и подключен к выходу первого цифроаналогового преобразователя, вход которого подключен к выходу первого регистра кода частоты, второй управляющий вход второго блока заряда объединен с вторым управляющим входом второго блока разряда и подключен к выходу второго синхронного фильтра, второй вход которого соединен с выходом второго счетчика с изменяемым коэффициентом пересчета, информационный вход второго блока заряда объединен с информационным входом второго блока разряда и подключен к выходу второго цифроаналогового преобразователя, вход которого подключен к выходу второго регистра кода частоты, первый выход первого блока разряда объединен с первым выходом первого блока заряда, с первым выходом второго блока заряда и с первым выходом второго блока разряда и подключен к первому сигнальному входу блока истоковых повторителей, второй выход которого соединен с вторым входом дифференциального усилителя, второй выход которого подключен к второму входу триггера, второй выход первого блока заряда объединен с вторым выхо1401552

Фиг.2

Составитель Ю. Ковалев

Редактор Г. Волкова Техред И. Верес Корректор В. ирняк

Заказ 2539/52 Тираж 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытии ! !3035, Москва, )К вЂ” 35, Рауьвская наб., д. 4i5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 дом первого блока разряда, с вторым выходом второго блока заряда, с вторым выходом второго блока разряда, с вторым входом блока истоковых повторителей и подключен к первому выводу второго накопительного конденсатора, второй вывод которого объединен с вторым выводом первого накопительного конденсатора и подключен к шине нулевого потенциала, вход токозадающего элемента объединен с входом первого блока заряда, с входом второго блока заряда, и подключен к выходу первого источника питания, вход первого разряда объединен с входом второго блока разряда и подключен к выходу второго источника питания.

2. Синтезатор по п. 1, отличающийся тем, .что блок управления содержит последовательно соединенные первый элемент HE u первый элемент И, последовательно соединенные первый элемент задержки, второй элемент И и элемент ИЛ И, последовательно соединенные второй элем lit задержки н тр»тий элемент И, последовательно сосдинснны« второй элемент Н1) и четвертый элемент 11. при этом второй вход первого элем«ига 1! объединен с вторым в. одом второго элем Hта И и с входом первого элемента задержки и является первым входом блока уираH,)ñíèÿ, второй вход третьего элемента 11 объсдив ll с вторым входом четвертого элемента 1! и

)О с входом второго элемента задержки и является вторым входом блока управа«ния, вход первого элемента НЕ подключен к l)ыходу второго элемента И, второй вход элемента ИЛИ объединен с входом второго элемента HE и подключен к выходу r1)« r»«t î элемента И, а выхо "ibl первого, второго, третьего, четвертого элементов И ii элемент,!

ИЛИ являются соответственно чствергым. первым, вторым, третьим и пятым выхoдамп блока управления.