Устройство для контроля интерполяционного кода

 

Изобретение относится к вычислительной технике и может быть использовано в составе средств защиты от ошибок при обмене информацией, а также в аппаратуре передачи данных. Цель изобретения - расширение функциональных возможностей за счет обеспечения возможности коррекции принятой последовательности символов. Устройство содержит регистр I сдвига, три сумматора 2-4 но модулю, три блока 5-7 преобразования в дополнительный код, два мультиплексора 8, 9, блок 10 умножения, два счетчика И, 12, два регистра 13, 14, шифратор 15, блок 16 элементов И, блок 17 сравнения, информационный вход 18, информационный выход 19, вход 20 начальной установки, пять входов 2I-25 синхронизации , два стробирующих входа 26, 27. Положительный эффект обусловлен введением блоков преобразования в дополнительный код, счетчиков, мультиплексоров, регистров, блока элементов И и заключается в вычислении истинного значения искаженной разрядной цифры. 2 ил. S

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5!) 4 G 06 F 11 08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ (Г

ЯЩь, ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4032525/24-24 (22) 03.03.86 (46) !5.06.88. Бюл. № 22 (72) С. Н. Хлевной, П. Т. Литвиненко, К. М. Сагдеев и В. В. Фомин (53) 681.3(088.8) (56) Авторское свидетельство СССР № 398950, кл. G 06 F !1/100, 197!.

Авторское свидетельство СССР № 542!94, кл. G 06 F 1!/00, 1977. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ИНТЕРГ1ОЛЯЦИОННОГО КОДА (57) Изобретение относится к вычислительной технике и может быть использовано в составе средств защиты от ошибок при обмене информацией, а также в аппаратуре передачи данных. Цель изобретения — расширение функциональных возможностей за

„„Я0„„1403067 А1 счет обеспечения возможности коррекции принятой последовательности символов. Устройство содержит регистр сдвига, три сумматора 2 — 4 по модулю, три блока 5 — 7 преобразования в дополнительный код, два мультиплексора 8, 9, блок 10 умножения, два счетчика 11, 12, два регистра 13, 14, шифратор 15, блок 16 элементов И, блок 17 сравнения, информационный вход 18, информационный выход 19, вход 20 начальной установки, пять входов 21 — 25 синхронизации, два стробирующих входа 26, 27. Положительный эффект обусловлен введением блоков преобразования в дополнительный код, счетчиков, мультиплексоров, регистров, блока элементов И и заключается в вычислении истинного значения искаженнои разC рядной цифры. 2 ил. с0

1403067 и-г

a„ i = I,Õ a, l,+„.

<=1

a„= I 2i a, I . с--

Последовательность символов ai, а, «,, aÄ, а„поступает в канал связи. Пусть один из символов последовательности искажается под воздействием помех. Покажем возможность исправления ошиоки.

Ошибка произошла в (-м cHivâî Ip п — 2), т. е.

« = I a;+ Aii I „. приемной стороне вычислим

1. (i =1, На (1%-2., «, I=I-« I,p

ы

«». -«+

aÄ= I Zia;I, (й

40 где а,* — принятые символы ai, а, ..., a„, один из которых может быть искажен.

Вычислим локаторы ошибок

3 L i=a„ i — aÄ = — — К

L =a„— aÄ= — Ис.

Локатор Li определяет величину — Ai, которую необходимо вычесть из «, чтобы получить правильное значение символа а„, 50 и номер символа, который необходимо исправить, определим как

2. Ошибка произошла в символе a„

Очевидно, что в этом случае L =О, L =O, и правильным значением «,.; является «, Ф или aÄ i — — la„ i — 7. .

Изобретение относится к вычислительной технике и может быть использовано в составе средств защиты от ошибок при обмене информацией, а также в аппаратуре передачи данных.

Цель изобретения — расширение функциональных возможностей устройства за счет обеспечения возможности коррекции принятой последовательности символов.

На фиг. 1 изображена функциональная схема устройства; на фиг. 2 — — временные диаграммы, поясняющие его работу.

Устройство (фиг, !) содержит регистр 1 сдвига, три сумматора 2 — 4 по модулю, три блока 5 — 7 преобразования в дополнительный код, два мультиплексора 8 и 9, блок 10 умножения два счетчика 11 и 12, два регистра 13 и !4, шифратор 15, блок 16 элементов

И, блок 17 сравнения, информационный вход 18, информационный выход 9, вход 20 начальной установки, пять входов 21 — 25 синхронизации и два стробирующих входа 2О

26 и 27.

Устройство работает следуюгцим образом.

Г1усть а является элементом поля GF(q!, где g — п ростое ч и сло.

Из элементов а;, а, ..., а„.. образуе vl

25 проверочные символы

3. Ошибка произошла в символе а„Для этого случая Li=O, L O и правильным значением а„является а,, или a„=la.— Lzlz.

4. Ошибки не произошло. Для этого случая L i=L =O. Внешнее устройство управления, генерирующее импульсы для входов

20 — -26, может быть выполнено по любой известной схеме.

В исходном состоянии содержимое всех ячеек регистра 1 сдвига и содержимое регистров 13 и 14 равно нулю. По входу 20 поступает импульс, который обнуляет содержимое сумматоров 2 и 3 по модулю, а также счетчиков 11 и 12.

К моменту поступления первого тактового импульса на вход 21 на входе 18 присутствн ет код первой разрядной цифры ai первого кодового слова. С поступлением импульса по входу 21 в первую ячейку ре+ гистра 1 заносится ai, содержимое счетчиков 11 и 12 становится равным единице. По окончании переходных процессов в блоках 5, 8, 10 и 11 на входах сумматоров 2 и 3 npucóòñòâóåò код ai. К этому моменту на входы 22 и 23 поступает импульс, под воздействием которого к нулевому содержимому сумматоров 2 и 3 прибавляется значение ai.

Так как блок 17 сравнения заблокирован нулевым потенциалом на входе 27 и в исходном состоянии содержимое всех ччеек регист ра было равно нулю, то поступивший по входу 25 импульс нс изменяет содержимого в этом и последующих n -! тактах.

Г1ри поступлении второго импульса по входу 21 в первую ячейку регистра 1 заною- -k. сится значение а, а »о вторую — значение а,.

Содержимое счетчиков 1! и 12 становится равным двум, при этом на входе сумматора 2 присутствует значение а, а на входе сумматора 3 — — .значение l2 а „,. Поступивший по входам 22 и 23 импульс приводит к тому, что содержимое сумматоров 2 и 3 становится равным !а +а ) и Iai+2a I„соответственно.

После поступления (n — 2) -х импульсов по входам 21 — -23 содержимое сумматоров 2 м-2. ю-г . и 3 становится равным IXa ilи Ilia;, соотм=i ветственно. Таким образом, в сумматорах 2 и 3 находятся значения а„, и а„соответственно. Г!осле этого на входе 26 появляется. уровень с<1», под действием которого значение на выходе мультиплексора 8 соответствует значению на выходе блока 5 преобразования в дополнительный код.

К моменту поступления (n — 1) -го импульса по входу 2! на входе !8 присутствует код разрядной цифры а„. i, а содержимое счетчика 1 по модулю и — 1 становится равным нулю. На входах сумматоров 2 и 3 присутствуют код — а, !,, и нуль соответственно.

Таким образом, после поступления (n — 1)го импульса по входу 23 содержимое сумматора 2 становится равным 1, =I a„, — а"„,I<

1403057

К моменту появления следующего импульса на входе 22 на входе сумматора 3 сформируется значение I — a„l,„вследствие чего содержимое сумматора 3 становится равным

L2=la„— a„I, Так как импульс по входу 23 в этом такте не поступает, то содержимое сумматора 2 остается неизменным.

Через время, большее чем переходные процессы в сумматоре 3, на входе 24 появляется импульс, под воздействием которого содержимое регистров 13 и 14 становится равным Ll u L соответственно.

В зависимости от значений Ll и . возможны четыре ситуации: а) Ll=L>=0 — ошибки не произошло, в этом случае на выходе мультиплексора 9 !5 значение равно нулю; б) I l 0. /. =0 — ошибка произошла в Q„ l, на выходе мультиплексора 9 присутствует значение I — Ll),,;

Ф, в) Ll=0, L O — — ошибка произошла в Qn на выходе мультиплексора 9 присутствует значение I — L>l„; г) Ll 0, L >0 --- ошибка в l-разрядной цифре !i= 1, n2), при этом на выходе мультиплексора 9 присутствует значение l.ь а на выходе шифратора 5, подключенного 25 к блоку 17 сравнения появляется значение

Следующий импульс, поступивший по входу 20, обнуляет содержимое блоков 2 — 4, 1! и 12.

К моменту поступления импульса по входу 21 на входе 18 присутствует код разрядной цифры al второго блока символов и работа блоков 2, 3, 5 — 11, 13 — 15 происходит аналогично работе при приеме первого блока символов.

С поступлением (n+! ) -го импульса по входу 21 в (n+ 1)-ю ячейку регистра заносится значение а первого блока символов, 4О вследствие чего значение а появляется на первом входе сумматора 4, содержимое счетчика 12 становится равным «1». На входе 27 появляется уровень «1», разрешающий сравнение содержимого счетчика !2 с кодом на выходе шифратора 15. Если ошибка произо- 45 шла, например, в первой разрядной цифре

al, то в этом такте на выходе блока сравнения на равенство появляется уровень «1», который открывает блок 16 элементов И, и на втором входе сумматора 4 появляется значение Ll. Таким образом, при поступлении импульса по входу 25 содержимое сумматора 4 становится равным ILl+all, =

=!а — Ail =a;, т. е. истинному значению Ql.

Аналогинно процесс исправления ошибки происходит, ec.lv i =1, n — 2. Ec lH i =n — 1 или и, то на выходе мультиплексора 9 имеем

I — Lll или, — . „соответственно, что после суммирования в сумматоре 4 с а l или Q„ бб- + -К- бЕ " + приводит к la, 1 — 7.,|;,=Ia. 1 — а, 1+а„

=ан или laÄ â€” L>l+„=a,„ ò. е. к истинному

ЗиаЧЕНИЮ РаЗРЯДсГОй ЦнфРЫ ац l ИЛИ ан.

Таким образом, на выходе сумматора 4 последовательно появляются правильные

ЗиаЧЕНИЯ РаЗРЯДНЫХ ЦИФР al, а, ..., и„ i, ан при условии, что в каждом блоке происходит не более одной оишбки. Аналогично устройство работает при поступлении на вход !8 последi loùèx блоков символов.

Форлула изобретения

Устройство для контроля интерполяционного кода, содержащее первый, второй и третий сумматоры по модулю, регистр сдвиг, блок сравнения, блок умножения, шифратор, причем информационный вход регистра сдвига является информационным входом устройства, выход блока умножения соединен с информационным входом первого сумматора по модулю, BblxoJ, второго сумматора по модулю является информационным выходом устройства, огличаюи!ееся тем, что, с целью расширения функциональных возможностей устройства за счет обеспечения возможности коррекции принятой последовательности символов, в него введены три блока преобразования в дополнительный код, два счетчика, два мультиплексора, два регистра и блок элементов И, причем тактовый вход регистра сдвига обьединен с тактовыми входами первого и второго счетчиков и является первым входом синхронизации устройства, вход начальной установки которого соединен с входами начальной установки второго, третьего сумматоров по модулю и первого, второго счетчиков, выход регистра сдвига соединен с первым информационным входом второго сумматора по модулю. второй информационный вход которого соединен с выходом блока элементов И, первый вход которого соединен с выходом первого мультиплексора, первый информационный вход которого объединен с входом первого блока преобразования в дополнительный код, с первым входом шифратора и подключеll к выходу первого регистра, информационный вход которого соединен с выходом третьего сумматора по модулю, информацHoHHblH вход которого объединен с первым входом блока умножения и подключен к выходу второго мультиплексора. первый информационный вход которого соединен с выходом второго блока преобразования в дополнинительный код, вход которого обьединен с вторым информационным входом второго мультиплексора и подключен к информационному входу устройства, первый и второй стробирующие входы которого соединены с управляющими входами второго мультиплексора и блока сравнения соответственно, выход первого счетчика соединен с первым информационным входом блока сравнения, второй информационный вход которого соl403067

А &жйя@ыы лтл Агах юж — 2 ci Лю

-/ У

Й Й70// ЙРй0 //>////РМО>>7Р///да//////

Д Р Г

Составитель И. Иваныкин

Редактор Л. Огар Техред И. Верее Корректор О. Кравцова

Заказ 286! !40 тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и oTKpl>ITCH ! 3035, Москва, Ж вЂ” -35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие. г. Ужгород, ул. Проектная, 4 единен с первым выходом шифратора, второй выход которого соединен с управляющим входом первого мультиплексора, второй и третий информационные входы которого соединены с выходами соответственно первого и третьего блоков преобразования в дополнительный код, вход третьего блока преобразования в дополнительный код объединен с вторым входом шифратора и подКлючен к выходу второго регистра, информационный вход которого соединен с выходом первого сумматора по модулю, вход записи которого является вторым входом синхронизации устройства, третий вход синхронизации которого соединен с входом записи третьего сумматора по модулю, входы записи первого и второго регистров объединены и подключены к четвертому входу синхронизации устройства, пятый вход синхронизации устройства соединен со стробирующим входом второго сумматора по модулю, выход второго счетчика соединен с вторым входом блока умножения, выход блока сравнения соединен с вторым входом блока элементов И.