Преобразователь напряжение-код

 

Изобретение относится к радиоэлектронике, измерительной технике, вычислительной технике. В двухкаскадном преобразователе напряжения в код,. состоящем, из первого каскада аналогоцифрового преобразования, преобразователя кода в напряжение и второго каскада аналого-цифрового преобразования , последний выполнен в виде высокоточного цифроаналогового преобразователя на обратимых инверторах с конденсаторами связи и ключами, образующими аналоговые делители стабиль-; ного напряжения. 3 з.п. ф-лы, 3 ил. с iS

СОЮЗ СО8ЕТСНИХ

СОВ1АЛИСТИЧЕСНИХ

РЕСПУБЛИК

ar) 4 Н 03 М 1/14

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 357?912/24-24 (22) 06.01.83 (46) 15.06.88. Бюл. У 22 (71) Кировский политехнический институт (72) 10.Н. Грехов и Н.М. Калинин (53) 681.325(088.8) (56) Электроника, 1979, В 10, с. 8889.

Гитис Э.И. Преобразователи информа. ции для ЭЦВУ, М.: Мир, 1975, с. 318319, рис. 7-11 б.

„„ЯО„„ИОЗЗ7О Л1 (54) ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЕ-КОД (57) Изобретение относится к радиоэлектронике, измерительной технике, вычислительной технике. В двухкаскадном преобразователе напряжения в код,, состоящем.из первого каскада аналогоцифрового преобразования, преобразователя кода в напряжение и второго каскада аналого-цифрового преобразования, последний выполнен B виде высокоточного цифроаналогового преобразователя на обратимых инверторах с конденсаторами связи и ключами, образующими аналоговые делители стабиль-.. ного напряжения. 3 з.п. ф-лы, 3 ил. с . Cl

1403370

На ««ервэм этапе преобразование на35 пряжения U " -код Осуществляется достаточно ариближекно в кизкоточком

:каскад"= 1 (в узле IV), т„е. Только в

1 части с Гар«шлх разрядов кода U< . Полу:-екный код старших разрядов с выходов этогс::.-Зскада поступает на соответствующие кодовые входы высокоточного

ПКН 3, После преобразования выходного кода касклца 1 в аналогову,.з форму ,4 5 приближенное аналоговое представление

U. — Напряжения Ь„. возникает в точке а стнОсительнс сбщеГО провода схемы«

Яежду,.ot«« «tt «;, «; b рассматриваемых

Одна Отнссительн « др "Гсй Осзникает хэазнос "yü наттр«-;:.";екий. «Q

Ц Цy П,—

Е которая преобразуется в кс:, ь«ладшн; . разрядов втсрь«м каскадом преобразования 2, При преобразовании напряжения

П„. с, напр «мер, величиной,, удовлетворяющей состнсшекию

«««зсбсетекие Относится « р«ад=" сэле .,ктрскике, измерительной технике, вы числительной технике.

Цель изобретения — упрощение и по-! ! вь«щенке тсчнОсти устрОйства «

Ба фиг. 1-3 представлена блок-схема преобразователя с различными вариантами выполнения второго каскада аналого-цифрового преобразования. 1Q

Устройство содержит первый каскад

1 аналого-цифрового преобразования, : второй каскад 2 аналого-цифрового преобразования, преобразователь 3 код,,напряжение (ПК), причем второй каскад преобразования включает цифроаналоговый преобразователь 4 (ЦАП), компараторы 5 и 6, триггера 7. Пре образователи 3 и 4 выполнены на ана-!

Логовь«х делителях 8 и 9 стабильного 2Q напряжения, каждый .из которых состо:;ит из Обратимых инверторов 10 и 1.1, конденсатора связи 12, двух групп

:ключей 13 и 14 управляющих входов 15

;и 16, функционального усилителя 17, 25 аналого- цифрового преобразователя ! ! (АЦП) 18, запоминающего устройства ., 19,. детектора сшибки 20, выполненного на Двух комнараторах 21 и 22, диодах

23, цепях регулировки смещения 24 и ЗО

25, с помощью которых регулируются пороги компара оров 21 и 2,2.

Устройство работает следующим обр-i см, — "-(1 "2 +О ° 2 - 1 " +О 2 ) U <

2Ф

< — (1 2 +0 22««1 2 +1 2 ), Uc о двоичный код должен быть 1010, В двух старших разрядах это напряжение U преобразуется каскадом 1 в двоичный код 10, появляющийся на выходах разрядов 2 и 2 . Одновременно сигналы этого кода поступают на управляющие входы 15 и 16 ПКН 3.

В точке "а" относительно общего провода и на первом входе компаратора

5 из аналогового делителя 9 появляется напряжение, равное

Uc

--(1 23+0 22)

Uñ

2 2 меньшее напряжения U„ поданного на другой вход компаратора 5. Компаратор

5 с триггером 7 на его выходе под воздействием разности этих напряжений выдает на выход (+) схемы сигнал логической единицы, соответствующий знаку (+) разности ЬО„. Этот сигнал поступает на вход 16 ключа 13 аналогового делителя 9 и ключ переходит в состояние "Открь«тс". На вход 15 ключа 14 от триггера 7 поступает сигнал, соответствующий логическому нулю, и ключ 14 переходит в состояние "Закрыто".

К напряжению точки "а добавляется напряжение с зажимов инвертора 11, U6 равное вЂ,. и на первом. входе компаратсра 6 будет сумма этих напряжений, й.

+ 2з

Поскольку на другой вход компаратора 6 поступает напряжение U, большее пс величине зтсй сумьы, т.з компаратор с триггером 7 на выходе выдает на выход разряда 2 и управляющий вход

16 ключа 13 сигнал логической зднниа на вход 15 ключа 14 — с«лГнал лсгическсГ0 нуля: ОтчеГО ключ 13 пе

pe-,=.сдит в состояние "Закрыто,. а

Р, к t ( ключ 1ч — в состояние Открыто

П" Uc сумме напряжении -- +

Добавляется Напряжение с заж«лмсв HH вертера 11 псследнегс аналогово,о деПс литечя 2 равное -„-, я на первом входе

/ ксмпаратсра О будбт сулиа напряжекия .

14 N33iiU

Uo Uo Uc

+ -- +

2о °

1000

1010

Поскольку на другой вход компаратора 6 поступает напряжение, меньшее по величине этой суммы, то этот компаратор с триггером 7 на выходе выдает на выход разряда 2 сигнал логического нуля.

В результате описанных процессов на выходах 2, 2, (+), (2 ), (2 ) схемы появляются соответственно сигналы 10+10 с учетом сигнала знака (+) ошибки, выходной код

0днако в каскаде 1 на первом этапе возможна ошибка преобразования, равная одной дискрете мпадшего разряда, в связи с чем вместо представленного набора кода 10 на первом этапе может быть набран код 11 с допустимой сшиб- 25 кой в одну дискрету младшего (второго) разряда.

В таком случае описанный механизм преобразования приводит к появлению на выходах разрядов 2, 22, (+), (2 ) (2 ) других сигналов 11(-)0,1, соответствующих тому же коду 1010 величины U если учесть сигнал ошибки (-) и то, что значащие цифры 01 кода для этого случая представлены в обратном коде

В отличие от схемы фиг. 1 второй

40 каскад преобразования в схеме фиг. 2 содержит низкоточный аналого-цифровой преобразователь 18 и дифферен1 циальный усилитель 17 °

В этом варианте исполнения устрой45, ство работает следующим образом.

Положим, что первым низкоточным каскадом 1 осуществлено преобразование напряжения U â старшие разряды кода с некоторой ошибкой. Поскольку кодовые выходы этого каскада соединены с кодовым входом старших разрядов высокоточного ПКН 3, то напряжение на выходе высокоточного ЦАП 4 будет приближенно равным напряжению

U„- Это напряжение поступает на один вход дифференциального усилителя 17, на другой вХод которого подано напряжение Ux.

В результате между двумя этими входами дифференциального усилителя будет приложено разностное напряжение, представляющее ошибку преобразования в аналоговой форме.

Поскольку напряжение ошибки все же меньше по величине напряжения U„, то оно усиливается в необходимое число раз этим дифференциальным усилителем, а затем преобразуется низкоточньпч АЦП 18 в цифровой код, поступающий на кодовые входы высокоточного ПКНЗ, формирующим младшие разряды кода. Этот цифровой код, преобразуясь в аналоговую форму, компенсирует напряжение ошибки на выходе высокоточного ЦАП 4 благодаря возникающей отрицательной обратной связи в контуре, включающем дифференциальный усилитель 17, низкоточный АЦП 18 и высокоточный ЦАП 4. Эта отрицательная обратная связь приводит к уменьшению напряжения ошибки на выходе высокоточного

ПКН 3 до,весьма малой величины, определяемой чувствительностью дифференциального усилителя.

Детектор ошибки представляет собой допусковую схему с тремя состояниями:

"ошибка равна (больше, меньше) допускаемой."Эти состояния устанавливаются путем смешения нулевого уровня ком" параторов 21 и 22 посредством цепей регулировки смешения нулевого уровня

24 и 25, подсоединенный к источнику напряжения Е.

В момент достижения ошибкой допустимой величины детектор ошибки (т.е. компараторы 21, 22) выдает на своем выходе сигнал "ошибка равна допускаемой", который поступает на вход запрета запоминающего устройства 19 и тем самым разрывает цепь обратной связи, замыкающуюся через это запоминающее устройство.

Появляющийся на выходе детектора ошибки сигнал ошибка равна допускаемой используется для индикации достижения равновесия в схеме, а следовательно, и момента точного преобразования напряжения U„, а сигналы

"ошибка больше (меньше) допускаемой" могут быть использованы для запрета считывания неустановившихся, ошибочных значений результирующего кода с о выходов 2, 2, (+), 2, 2 устройства в целом.

1403370

Формула изобретения

1. Преобразователь напряжение— код, содержащий выходную и-разрядную ! шину, первый каскад аналого-цифрового преобразования, вход которого являет- 1 ся входной шиной и объединен с первым входом второго каскада аналогоцифрового преобразования, а выходы 10 первой и второй групп соединены с соответствующими первыми и вторыми входами преобразователя када в напряжение, выходы старших разрядов первой и Второй групп являются соответствен- 15 но старшими разрядами выходной и-разрядной шины, выход преобразователя кода в напряжение подключен к второму входу второго каскада аналого-ци-! фрового преобразования, о т л И вЂ” 20

1 ч а ю шийся тем, что, с целью упрощения и повышения точности, до1 полнительный выход преобразователя кода в напряжение соединен с третьим входом второго каскада аналого-цифра- 25 ваго преобразования.

2. Преобразователь по и. 1, о тл и ч а ю шийся тем,. чта второй каскад аналога-цифрового преобразования выполнен на компаратарах, тригге- 30 рах и цифроаналоговом преобразователе,. первый опорный вход которого является Вторым в .:.Одам каскада, объединен с первым Входом первого кампаратора и .:,:Вляется первым опорным выходом цифроанала"-звога преобразователя, второй зход первого компаратора и первые входы остальных компаратарав

Объединены и являются первым входом каскада, выход каждого компаратора @0 через соответствующий григгер подключе"-. . к -,ифравым входам соответствующе :

Га разряда цифрсаналаГОВОГО преобра

=- -авзтеляд .- .Орай Опарныи ВхОд кОтО рога является vp"=.Гьим ВхороМ каскадаа,,15 вторые входы кампараторов, кроме пер—

Вага компаратара, соединень1 с саот-"

;;-.-.òстВующими апорнымн выходами, начи н:*я c: БтоpGro цифрааналоГОВОГО пре образователя. Причем Оцин иэ цифраФ 50 вых Входов каждого разряда ци;..роана" лагаваго преобразователя является соотве.ствующнм младшим разрядам вы.ходной п-разрядной шины.

3о,Превере .зОВатель пО и. 1, o T л ". ч а щи и с я тем,, что ВТООО : каскад аналога-цифрового преобразова.ния выполнен на ан ало г а- цифр ав ам пр еа"— разавателе ., ЦифрОЯналагае ам преОбраэОВателе и дифференциальном усилителе, первый вход которого является первым входом каскада, второй вход соединен с Выходам цифроаналогового преобразователя, а выход подключен к входу аналого-цифрового преобразователя, выходы группы выходов которого соединены с соответствующими цифровыми вхацами соответствующих разрядов цифроаналогового преобразователя, первый и второй опорные входы которого являются соответственно вторым и третьим входами каскада, причем один из цифровых входов каждого разряда цифроаналогового преобразователя является соответствующим младшим разрядам выходной и-разрядной шины.

4. Преобразователь по пп. 2 и 3, отличающийся тем, что, цифроаналоговый преобразователь выполнен на последовательно соединенных ш-аналоговых делителях стабильного напряжения по числу разрядов цифроаналогового преобразователя, каждый из которых выполнен на двух обратимых инверторах, двух группах ключей и конденсаторе связи, через который соедкнень- импульсные входы ,цвух обратимых инвертаров, входы по постоянному таку которых являются входами саатветствующе1.=о делитечя

1 стабильного напряжения, кроме первого, а выходы абратимьгк инверторав каждого делителя стабильного напряжения объединены и являются соответствующим опорным выходом цифроаналогового преобразователя и подключены к информационным входам первых ключей первой и ВтОрой 1рупп инфОрмационные ВхОды вторых ключей которых объединены соответственна с входами го постоянному току инвертарав, Выходы первого ключа первой группь н второго ключа второй группы объединены и являются перВым ыхадам аналогового делителя ста бильнага напряжения, а Выхадь", второго ключа первой групгы и первого ключа ьтарой гру:1пь1 объединены и являются

ВТООЫМ ВЬ Хлдаи аиалаГОВОГО ДЕЛИТлЛЯ

c1=-., :;þü÷o1а напряжения,, управляющие входы ключей первой и втарсй групп

--:.". Нются цифровыми Входами соответствующего pe=-.ряда цифрааналОГOBoro ц:. сабраэавател 1р ВХОД па пастаяннОму ку первого обратимого инвертара первого аналогового Делителя стабильнога 1запряжения является вторым опор7 1 О887О 8 ным входом цифроаналогового преобра- напряжения, а выходом цифроаналогозователя, первым опорным входом ко- вого преобразователя является первый торого являются выходы обратимых ин- выход послед после него аналогового делителя верторов первого делителя стабильного 5 стабильного напряжения.

1403370

1 (7 .

C} ИP. с .

4033 0

Составитель B. Махнанов

Техред N.Ходанич Корректор С. Черни

Редактор Н. Горват

Тираж 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 3005/5á

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4