Многофункциональный логический модуль

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) А1 (51) 4 Н 03 К 9 00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ / " . д(Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Фиг.1 (21) 4138243/24-21 (22) 23.10.86 (46) 23.06.88. Бюл. У 23 (72) Ю.Г. Дьяченко (53) 681.25(088.8) (56) Авторское свидетельство СССР

У 257867, кл. С 06 F 7/00, 1969.

Авторское свидетельство СССР.

У 1077052, кл. Н 03 К 19/173, 1984.

Авторское свидетельство СССР

М 760451, кл. Н 03 К 19/00, 1980. (54) МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИЙ

МОДУЛЬ (») Изобретение относится к вычислительной технике и может использоваться, например, при проектировании интегральных схем. Многофункциональный логический модуль содержит элементы И-НЕ 1 и 2, элемент ИЛИ-НЕ 3 и инвертор 4. Введение мультиплексора

5 и образование новых функциональных связей повышают быстродействие и надежность устройства. 2 ил., 1 табл.

1405109

Схема мультиплексора 5 (фиг. 2) 40 содержит четырнадцать МОП-транзисторов 6-19 с каналом р-типа, четырнадцать транзисторов 20-33 с каналом п-типа и три инвертора 34-36. Стоки и истоки транзисторов разных типов 45 попарно объединены: 6 с 20, 7 с 2 1, 8 с 22, 9 с 23, 10 с 24, 11 с 25, 12с26,13с27,14с28,15с29, 16 с 30, 17 с 31, 18 с 32, 19 с 33.

Стоки транзисторов 6 и 7 объединены с истоками транзисторов 14 и 28, стоки транзисторов 8 и 9 — с истоками транзисторов 15 и 29, стоки транзисторов 10 и 11 — с истоками транзисторов 16 и 30, стоки транзисторов 12 и 13 подключены к истокам транзисторов 17 и 31. Истоки транзисторов 6—

13 подключены к шинам входных сигналов информационных входов мультиплекИзобретение относится к вычислительной технике, радиотехнике и может, в частности, использоваться при проектировании интегральных микро5 схем и цифровых вычислительных комплексов.

Целью изобретения является повышение быстродействия и надежности устройства. !

О

На фиг, 1 показана схема устройства, на фиг. 2 — реализация мультиплексора в базисе КМОП-транзисторов.

Схема устройства содержит элементы И-НЕ 1 и 2, элемент ИЛИ-НЕ 3, инвертор 4, мультиплексор 5, первые входы элементов И-HE 1 и 2 и элемента ИЛИ-НЕ 3 соединены с шиной первого входного сигнала и четвертым и пятым входами мультиплексора 5, вторые входы элементов И-НЕ 1 и ИЛИ-НЕ 3 подключены к выходу инвертора 4, вход которого соединен с шиной первого управляющего входного сигнала Z вторым входом элемента И-НЕ 2, с пер-25 вым и восьмым информационными входами мультиплексора 5, третий и вто-! рой информационные входы мультиплексора 5 соединены с выходами элементов И-НЕ 1 и 2 соответственно, а шестой и седьмой входы — с выходом элемента . ИЛИ-НЕ 3, первый, второй и третий управляющие входы мультиплексора 5 подключены к шинам второго и третьего входных сигналов Е, Z и к шине второго управляющего входного сигнала Zq соответственно выход мультиплексора 5 является выходом Y модуля.

1 где Х -Х вЂ” информационные входы мультиплексора, С 1, С и С > — его управляющие входы.

Работа многофункционального логического модуля иллюстрируется таблицей.

Формула

Настройка

Z Е„ О

4 (Е чЕ )Е (Е Е1)ЭЕ

Ео < ) г

Z Z ЧЕ,Z

Z =Е =О

Z2 От Z 1

Z О, Е,=Е, Z,=-Z,==-0

Е Е,Е Е Е, Е

Е=1,Е=О

Ез=1, Е =Е

4 2 (Z ®Z ) Ч Zэ

Е,SZ,×(Z„ч Z, ) Е

Е,=1, Е,=1

Еэ=О, Е =1 сора. Стоки транзисторов 14 и 15 соединены с истоками транзисторов 18 и 32, стоки транзисторов 16 и 17 объединены с истоками транзисторов

19 и 23, стоки транзисторов 18, 19, 32 и 33 подключены к выходу Y мультиплексора. Затворы транзисторов

7, 9, 11, 13, 20, 22, 24 и 26 подключены к шине первого управляющего сигнала С„ мультиплексора 5 и входу инвертора 34, выход которого соединен с затворами транзисторов 6, 8, 10, 12, 21, 23, 25 и 27. Затворы транзисторов 15, 17, 28 и 30 соединены с шиной второго управляющего сигнала С мультиплексора и входом инвертора 35, выход которого подключен к затворам транзисторов 14, 16, 29 и 31. Затворы транзисторов 19 и 32 соединены с шиной третьего управляющего сигнала С мультиплексора и входу инвертора 36, выход которого подключен к затворам транзисторов 18 и 33, Работа мультиплексора описывается формулой =СЗ(Ся(С Х +С Ь)+Са(С Хэ+С 4) )+

+С (С (С Х +С Хб)+С (С Х +С Х )), 1405109 фиа. 2

Проверка таблицы показывает, что предлагаемое устройство может быть использовано для реализации различных булевых функций, зависящих от трех переменных. Модуль имеет повышенное быстродействие по цепям передачи. Обозначение сигналов Z,, 1

Формула изобретения

Многофункциональный логический модуль, содержащий элементы И-НЕ, дополнительный элемент И-НЕ, ИЛИ-НЕ и инвертор, первые входы элементов

И-НЕ и ИЛИ-НЕ подключены к шине первого входного сигнала модуля, а вход инвертора соединен с шиной первого управляющего входного сигнала, о тл и ч а ю шийся тем, что, с целью повышения быстродействия и надежности устройства, в него введен мультиплексор, вход инвертора соединен с первым входом дополнительного элемента И-НЕ, с первым и восьмым информационными входами мультиплексора, шестой и седьмой информационные входы мультиплексора соединены с выходом элемента ИЛИ-HE гторой вход дополнительного элемента И-НЕ соединен с шиной первого входного сигнала и четвертым и пятым информационными входами мультиплексора, вторые входы элемента И вЂ” НЕ и элемента

ИЛИ-НЕ подключены к выходу инвертора, третий и второй информационные входы мультиплексора подключены к выходам элемента И-НЕ и дополнительного элемента И-НЕ соответственно, первый, второй и третий управляющие входы мультиплексора подключены соответственно к шинам второго и третьего входных сигналов модуля и шине второго управляющего сигнала модуля, выход мультиплексора является выходом результата операции модуля.

Многофункциональный логический модуль Многофункциональный логический модуль Многофункциональный логический модуль 

 

Похожие патенты:

Изобретение относится к импхмьсной технике и может быть использовано в интегральных схемах

Изобретение относится к вычислительной технике и предназначено для использования в полупроводниковых интегральных схемах с внутренним источником высокого напряжения в качестве статически непотребляющей мощность нагрузки высоковольтной схемы дешифрации

Изобретение относится к импульсной технике и может быть использовано в системах автоматического управления и связи для приема и передачи информации

Изобретение относится к вычислительной технике и позволяет повысить надежность многофункционального логического модуля за счет упрощения его конструкции и уменьшения числа входных шин при том же наборе выполняемых операций

Изобретение относится к области импульсной техники и может быть использовано в цифровых интегральных устройствах автоматики и вычислительной техники

Изобретение относится к радиотехнике и может быть использовано в радиоэлектронных устройствах различного назначения, в частности, в усилительных устройствах, импульсных устройствах, автогенераторах

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к области вычислительной техники и интегральной электроники, к интегральным логическим элементам БИС

Изобретение относится к элементам автоматики и вычислительной техники, в частности к магнитным тонкопленочным запоминающим и переключаемым элементам

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод
Наверх