Генератор псевдослучайных последовательностей

 

Изобретение может быть использовано в радио-и вычислительной нике и позволяет расширить функциональные возможности устройства. Генератор содержит счетчики 3 и 4, генератор 1 тактовых импульсов и регистр 7. Введение блока 2 управления, сумматора 5, блока 6 памяти и образование новых функциональных связей расширяет класс генерируемых псевдосяучайных последовательностей. В пписасании приведен пример реализации блока 2 управления. 1 з.и. ф-лы, 3 ил

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„1406739 А 1 (S1)4 Н 03 К

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АSTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (21) 4154764/24-21 (22) 01. 12.86 (46) 30.06.88. Бюл. 1 24 (72) A.Н. Шполянский и И.А. Дулькина (53) 621.374.2(088.8) (56) Авторское свидетельство СССР

Ф 942013, кл. G 06 F 7/58, 1980.

Авторское свидетельство СССР

У 942014, кл. С 06 F 7/58, 1980. (54) ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНЫХ

ПОСЛЕДОВАТЕЛЬНОСТЕЙ (57) Изобретение может быть испольэовано в радио-и вычислительной технике и позволяет расширить функциональные воэможности устройства. Генератор содержит счетчики 3 и 4, генератор 1 тактовых импульсов и регистр

7. Введение блока 2 управления, сумматора 5, блока 6 памяти и образование новых функциональных связей расширяет класс генерируемых псевдослу= чайных последовательностей. В пписа- сании приведен пример реализации блока 2 управления. 1 э.ц. ф-лы, 3 ил.

1 40673r

Изобретение относится к имг|ульс ной технике и может быть использовано в радиотехнике и вычислительной технике.

Целью изобретения является расши5 рение функциональных возможностей за счет расширения класса генерируемых псевдослучайных последовательностей. !

На фиг, 1 представлена структурная схема генератора псевдослучайных последовательностей; на фиг. 2 — функциональная схема блока управления; на фиг. 3 — временные диаграммы ра15 боты устройства.

Генератор псевдослучайных последовательностей (фиг. 1) содержит генератор 1 тактовых импульсов, выход которого соединен с входом блока 2 управления, первый и второй счетчики

3 и 4, сумматор 5, выходы которого соединены с соответствующими адресными входами блока 6 памяти, выходы которого соединены с соответствующими информационными входами регистра

7, вход синхронизации которого соединен с пятым выходом блока 2 управления, первый и второй выходы которого соединены соответственно с входом управления блока 6 памяти и с входом синхронизации первого счетчика 3, выходы которого соединены с соответствующими входами первой группы входов сумматора 5, вторая группа входов которого соединена с соответствующими выходами второго счетчика

4, вход синхронизации которого соединен с четвертым выходом блока 2 управления, третий выход которого соединен с входами установки первого и

40 второго счетчиков 3 и 4.

Второй счетчик 4 имеет модуль счета, равный N+1, где N — длина (период) генерируемой псевдослучайной последовательности, Блок 2 управления (фиг. 2) содер— жит счетчик 8, триггер 9, группу 10 дешифраторов 10.1, 10.2, 10 ° 3, первый, второй и трс.тий элементы И 11, 12 и

13, первьп», второй и третий элементы 50 задержки 14, 15 и 16, Вход синхронизации счетчика 8 является входом блока 2 управления и соединен с входом первого элемента задержки 14, выход котс рого соединен с первыми входами 55 пернс го и третьего элементов И 11 и

13 и r входом второго элемента задержки 1 ., ны:» д ксторого соединен с первым входом второгс элемента И 12 и с вхолом третьего элемента задержки

16, выход которого является пятым выходом блока 2 управления, первый выход которого соединен с вторым входом первого элемента И 11 и с выходом триггера 9, первый вход которого. соединен с выходом первого дешифратора 10.1, соответствующие входы которого соединены с выходами счетчика 8, выходы которого соединены с соответствующими входами третьего дешифратора 10.3 и с соответствующими входами второго дешифратора 10.2, выход которого соединен с вторым входом триггера 9, первый вход которого соединен с вторым входом третьего элемента И 13, выход которого является четвертым выходом блока 2 управления, второй и третий выходы которого являются соответственно- выходом первого элемента И 11 и выходом второго элемента И 12, второй вход которого соединен с выходом третьего дешифратора 10.3.

Генератор псевдослучайных последовательностей работает следующим образом.

Тактовые импульсы с выхода генератора 1 тактовых импульсов (фиг.Зсг) поступают на вход блока 2 управления, который на своих вьгходах формирует сигналы, управляющие работой устройства. Пачка из N импульсов (фиг.З ф) с второго выхода блока 2 управления поступает на вход синхронизации (счетный вход) первого счетчика 3, который подсчитывает (фиг.Зж) эти импульсы. При этом второй счетчик 4 по модулю (N+i) находится в одном из

1 своих возможных состояний (фиг. 3 y), так как импульсный сигнал (фиг. 3 3), поступающий на его вход синхронизации (счетный вход) с четвертого выхода блока 2 управления, имеет период, больший, чем длина пачки из N импульсов, поступающей на вход синхронизации счетчика 3. После подсчета пачки импульсов счетчик 3 обнуляется каждым очередным импульсом,поступающим на его вход установки с третьего выхода блока 2 управления (фиг. 2 г). При этом счетчик 4 (эа счет внутренней схемы совггадения, пропускающей импульс обнуления на триггеры счетчика 4 лишь при определенном состоянии его разрядов) обнуляется только каждым N-м импульсом, по10

Ф о р м у л а и з о б р е т е н и я

1. Генератор псевдослучайных последовательностей, содержащий генератор тактовых импульсов, первый и второй счетчики, регистр, о т л и ч а юшийся гем, что, с целью расшире55 гтупающим на его вхс д у T,»нов»о»., !воичныс числа с выходов счетчиков 3, 4 суммируются сумматором 5, число с выходов которого (фиг. Зи) поступает

5 на адресные входь» блока 6 памяти, н котором (при организации (2N+1)xK может храниться 2N+1 К-разрядных слов, что обеспечивает возможность генерации устройством К различных псевдослучайных последовательностей (ПСП) с их циклической перестройкой, при этом в блоке 6 памяти хранятся только базовые (опорные) ПСП. Распо— ложение базовых ПСП в блоке 6 памяти следующее. Для одной базовой ПСП в каждом слове (ячейке) отведен один разряд, т.е. ее элементы хранятся в (2N-1) смежных ячейках с адресами с 2-го по 2N-й, причем элементы базовой ПСП повторяк»тся, за исключением последнего элемента, дважды: в ячейках с адресами с 2-го по (N+1)-й записанные все N элементов ПСП, а в ячейках с адресами с (N+2)-го по

2N-й — элементы ПСП с 1-ro no (N-1)-й. Ячейки с адресами О и 1 не используются. Чтение числа из блока

6 памяти разрешается положительным импульсом, поступающим (фиг.36) на е»»о вход управления с первого выхода блока 2 управления..Число с выхода блока 6 памяти записывается в регистр 7 импульсом синхронизации, поступающим (фиг. 3 e) íà его вход син35 хронизации с пятого выхода блока 2 управления.

В течение одного цикла работы устройства (см. интервал Т на фиг.3 8) на его выходах (фиг.3 k), т.е. выходах

40 регистра 7, оказываются сформированными N элементов всех К ПСП, записанных в блоке 6 памяти, а в каждом последующем цикле формируются последовательности, образованные из после—

45 довательностей предыдущего цикла со сдвигом на один элемент, так как счетчик 4 меняет свое состояние от цикла к циклу на единицу. 3a N циклов работы устройства будут сформированы все ПСП.

50 ния функц»»она»»»» ttx во «н,и гт и»а счет расширения к. паг га гt не»»»рус мых пгевдослучайных пег «,. »î»»;»Tt»»».íîc Tt й, н негo введены блок уира»».«ния и погледовательно г< еди»»е»»ныс сумматор и блок памяти, выходы которого соединены с соответстнукщими информационными входами регистра, вхсд синхронизации которого гоединен г пятым выходом блока управления, первый и второй выходы которогс соед»»иены соответственно с в:содс м управления блока памяти и входом синхронизации первого счетчика, выходы которого соединены с соответгтвующими входами первой группы входов сумл»атора, вторая группа входов которого соединена с соответствующими выходами второго счетчика, вход синхронизации которого соединен с четвертым выходом блока управления, третий выход которого госдинен с входами установки первого и второго счетчиков, выход генератора тактовых импульсов соединен с входом блока управления.

2. Генератор по »».1, о т л и ч аю шийся тем, что блок управления содержит счетчик, выходы лоторого соединены с соответствующим»» »»ходами дешифраторов группы дешифраторов, выходы первого и второго из которых соединень» соответстне»»»»о г»»срвым и вторым входами триггера, »»ер»»ьп"., второй и третий элс менты И, первый, второй и третий элементы задержки, вход блока управления соединен с входом синхронизации счетчика и входом первого элемента задержки, выход которого соединен с первыми входами первого и третьего элементов И и входом второго элемента задержки, выход которого соединен с первым входом второго элемента И и входом третьего элемента задержки, выход которого является пятым выходом блока управления, первый выхсд которого соединен с выходом триггера и вторым входом первого элемента И, выход которого является вторым выходом блока управления, третий выход которого соединен с выходом второго элемента

И, второй вход которого соединен с выходом третьего ЛF ø»»ôðëòîðë группы дешифраторов, выход первого из которых соединен г вторым входом третьего элемента И, выход которого является четвертым выходом блока управления.

1406739 а

Составитель Ю. Бурмистров

Редактор М. Бандура Текред А.Кравчук Корректор Э.Лончакова

Ю

Заказ 3205/52

Тирак 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытИЙ

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. У*город, ул. Проектная, 4