Устройство для обнаружения импульсных кодовых комбинаций

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИ Х

РЕСПУБЛИК д1)4 Н 03 К 5/)9

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4162173/24-21 (22) 18.12.86 (46) 30.06.88. Бюл. Р 24 (72) С.В.Смирнов (53) 621.373 (088.8) (56) Авторское свидетельство СССР

N 81 3747, кл . Н 03 К 5/19, 1979.

Авторское свидетельство СССР

У 1353313, кл. Н 03 К 5/19, 1986. (54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ И1 1ПУЛЬСН11Х КОДОВЫХ КОМБИНАЦК (57) Изобретение может быть использовано в приемных устройствах систем обмена дискретной информацией, подверженных воздействию импульсных по„„SU 1406756 А 1 мех. Устройство для обнаружения импульсных кодовых комбинаций содержит регистр 1 сдвига, счетчики 2-4 импульсов, триггеры 6, 7, 15-17, элементы 5, 20, 21 сравнения, элементы

И 10-12, 18, 19, элементы ИЛИ 8, 9, иннертор 13, блок 14 выдачи кодов, содержаший шесть источников кода и три коммутатора, входную шину 22, шину 23 тактовой частоты, установочные входы 24, вход 25 начальной установки и выходную шину 26. Устройство имеет расширенный диапазон обнаруживаемых импульсных кодовых комбинаций.

I з.п. ф-лы, 2 ип.

1406756!

Изобретение относится к импульсной технике и может быть использовано в приемных устройствах систем обмена дискре тной информацией, подверженных воздействию импульсных помех.

Цель изобретения — расширение диапазона обнаруживаемых импульсных кодовых комбинаций.

На фиг.! показана структурная электрическая схема предлагаемого устройства; на фиг.2 — структурная электрическая схема блока выдачи кодов (вариант выполнения).

Устройство для обнаружения им- 15 пульсных кодовых комбинаций содержит регистр 1 сдвига, первый счетчик 2 импульсов, второй счетчик Э импульсов, третий счетчик 4 импульсов, элемент 5 сравнения, первый триггер 6, 20 второй триггер 7, первый элемент ИЛИ

8, второй элемент ИЛИ 9, первый элемент И !0, второй элемент И 11, третий элемент И 12, инвертор 13, блок

l4 выдачи кодов, третий триггер 15, 25 четвертый триггер 16, пятый триггер

17, четвертый элемент И 18, пятый элемент И 19, первый дополнительный элемент 20 сравнения, второй дополнительный элемент 21 сравнения, входную 30 шину 22, шину 23 тактовой частоты,. устАновочные входы 24 устройства-, вход 25 начальной установки, выходную ,шину 26 °

Блок 14 выдачи кодов (фиг.2) со- 35 держит, например, источники 27-3? кода и коммутаторы 33-35.

Выход первого элемента И 10 соединен со счетным входом первого счетчика 2 импульсов. Выход элемента 5 40 сравнения соединен с первым входом первого элемента И 10 и через инвертор 13 — с первым входом второго элемента И ll второй вход которого соединен с вторым входом первого элемен- 45 та И 10 и с выходом третьего элемента И 12. Выход первого триггера 6 соединен с первым входом третьего элемента И 12, второй вход которого подключен к шине 23 тактовой частоты и к счетному входу счетчика 4 импульсов. Вход записи третьего счетчика

4 соединен с выходом первого элемента ИЛИ 8. Первый вход первого элемента ИПИ 8 подключен к входной шине 22 и к информационному входу регистра 1 сдвига, а второй вход — к первому входу сброса первого счетчика 2 импульсов и выходу второго триггера 7.

Первый вход второго триггера 7 соединен с выходом второго элемента ИПИ

9. Первый вход элемента ИПИ 9 соединен с выходом второго элемента И 11, а второй вход — с выходной шиной 26.

Второй вход второго триггера 7 соединен с тактовым входом регистра сдвига, со счетным входом второго счетчика 3 импульсов и с выходом третьего счетчика 4 импульсов. Информационные входы третьего счетчика 4 импульсов подключены к установочным входам 24 устройства. Первые входы элемента 5 сравнения соединены с выходами регистра 1 сдвига. Вход 25 начальной установки устройства соединен с третьим входом второго триггера 7.

Первые выходы блока 14 выдачи кодов соединены с первыми входами первого дополнительного элемента 20 сравнения. Вторые входы блока 14 выдачи кодов соединены с вторыми входами элемента 5 сравнения. Выходы первого счетчика 2 импульсов соединены с вторыми входами первого дополнительного элемента 20 сравнения. Выход первого дополнительного элемента 20 сравнения соединен с первым входом третьего триггера 15. Второй вход третьего триггера 15 соединен с вторым входом первого элемента KIH 8, с первым входом четвертого триггера l 6,,с первым входом сброса второго счетчика 3 импульсов, с первым входом сброса регистра 1 сдвига, с первым входом пятого триггера 17 и с первым входом первого триггера 6, Второй вход первого триггера 6 соединен с вторым входом сброса второго счетчика 3 импульсов, с вторым входом сброса регистра 1 сдвига, с третьим входом третьего триггера 15, с выходом четвертого элемента И 18 и с вторым вхо- дом пятого триггера 17, Первый вход четвертого элемента И 18 подключен к шине 23 тактовой частоты. Второй вход четвертого элемента И 18 соединен с первым выходом пятого триггера 17.

Третий вход пятого триггера 17 соединен с выходом третьего элемента И 12.

Выход третьего триггера 15 соединен с вторым входом сброса первого счетчика 2 импульсов, с первым входом пятого элемента И 19 и соединен с вторым входом четвертого триггера 16.

Выход четвертого триггера 16 соединен с втбрым входом пятого элемента

И 19 и с управляющим входом блока 14

1406756 выдачи кодов. Выход пятого элемента И 19 подключен к выходной шине 26.

Выходы второго счетчика 3 импульсов соединены с первыми входами второго

5 дополнительного элемента 21 сравнения. Вторые входы второго дополнительного элемента 21 сравнения соединены с третьими выходами блока 14 выдачи кодов, выход второго дополни- 10 тельного элемента 21 сравнения соединен с третьим входом первого триггера 6 ° Второй выход пятого триггера

l7 соединен с третьим входом третьего элемента И 18. 15

В блоке 14 выдачи кодов выходы первого и второго источников 27 и 28 кода соединены соответственно с первой и второй группами входов первого коммутатора 33. Выходы третьего и четвертого источников 29 и 30 кода соединены соответственно с первой и второй группами входов второго коммутатора 34. Выходы пятого и шестого источников 31 и 32 кода соединены соответственно с первой и второй, группами входов третьего коммутатора 35. Выходы первого, второго и третьего коммутаторов 33 34 и 35 являются соответственно первыми, вторыми и третьими выходами блока 14 выдачи

-кодов,а управляющий вход блока 14 выдачи кодов соединен с управляющим входом каждого коммутатора 33-35.

Регистр 1 сдвига может быть выпол. 35 нен по схеме сдвигающего регистра, содержащей синхронные триггеры, например 133 ТМ2. В укаэанную схему сдвигающего регистра дополнительно вводятся элемент ИЛИ-НЕ и инвертор. 40

Вход Dl схемы является информационным входом регистра ) Тактовый вход регистра 1 соединен с входом С) схемы. Выход дополнительно введенного элемента KIH-НЕ соединен с входом R 45 схемы. Первый вход дополнительно введенного элемента ИЛИ-HE является вторым входом сброса регистра 1. Первый вход сброса регистра 1 через дополнительно введенный инвертор соеди- 50 нен с вторым входом дополнительно введенного элемента ИЛИ-НЕ. Выходы

Я,-0< схемы являются выходами регистра 1. На вход С2 схемы постоянно подан низкий потенциал. 55

25

Счетчик 2 импульсов является двоичным счетчиком и выполнен, например, на микросхеме )ЗЗИЕ5, элементе ИЛИ и инверторе, причем Hblx()fl микросхемы может быть соединен с входом Г2 микросхемы, так что счетчик является четырехразрядным. Счетный вход счетчика 2 соединен с входом С! микросхемы 133ИЕ5. Вход инвертора соединен с первым входом сброса счетчика

2, а выход инвертора — с первым входом элемента KIH, второй вход которого является вторым входом сброса счетчика 2. Выход элемента ИЛИ соединен с входами сброса RO()) и RO(2) микросхемы 133ИЕ5. Выходы Q„-Q< микросхемы 133ИЕ5 являются выходами счетчика 2.

Счетчик 3 импульсов является двоичным счетчиком и выполнен, например, на микросхеме 133ИЕ5, элементе ИЛИ и двух инверторах, причем выход О, микросхемы может быть соединен с входом С2 микросхемы, так что счетчик является четырехразрядным. Счетный вход счетчика 3 через первый инвертор соединен с входом Сl микросхемы

1ЗЗИЕ5. Первый вход сброса счетчика

3 через второй инвертор соединен с первым входом элемента ИЛИ, второй вход которого является вторым входом сброса счетчика 3 ° Выход элемента

ИЛИ соединен с входами сброса RO(l) и RO(2) микросхемы )33HF5. Выходы микросхемы 133ИЕ5. являются выходами счетчика 3.

Счетчик 4 импульсов является счетчиком импульсов с возможностью параллельного ввода информации. Счетчик 4 может быть построен на микросхемах !ЗЗИЕ7, например на двух, являющихся четырехразрядными двоичными синхронными счетчиками с возможносо тью параллельного ввода информации, и инверторе. Счетный вход Сl первой микросхемы 133ИЕ7 через инвертор соединен со счетным входом счетчика 4.

Выход переноса P) первой микросхемы

133ИЕ7 соединен со счетным входом С) второй микросхемы 133ИЕ7. Выход переноса P) второй микросхемы 133ИЕ7 является выходом счетчика 4. Выходы сброса первой и второй микросхем

)ЗЗИЕ7 объединены. Операция счета реализуется при наличии низкого потенциала на входе сброса и высокого потенциала на входе разрешения записи V микросхем )33HE7. Информационные входы Dl, D2, D4, D8 микросхем

)ЗЗИЕ7 являются первыми входами счетчика 4. Входы разрешения записи

1406756

V микросхем 133ИЕ7 объединены и сое динены с входом записи счетчика 4.

Изменение состояния микросхем ЗЗИЕ7 происходит по фронту счетного импульса.

Элемент 5 сравнения обеспечивает выдачу выходного сигнала (высокого потенциала) при равенстве кодовых комбинаций, поступающих на первые и вторые входы элемента 5 сравнения.

Элемент 5 сравнения выполнен, например, по схеме, содержащей инверторы, элементы И-ИЛИ-НЕ и элемент И.

Триггер 6 является синхронным триггером и построен, например, на

D-триггере микросхемы 133ТМ2 элементе И и инверторе. Первый вход триггера 6 соединен с первым входом элемента И.Второй вход триггера 6 соединен через инвертор с вторым входом элемента И, выход которого соединен с R-входом D-триггера микросхемы

133ТМ2 Сйнхровход С D-триггера микросхемы 133ТМ2 соединен с третьим входом триггера 6. Выход QD-триггера микро- схемы 133ТМ2 соединен с выходом триггера 6. На S u D-входы D-триггера микросхемы !337М2 постоянно подан высокий потенциал.

Триггер 7 является синхронным триггером и построен, например, на

D-триггере микросхемы 133ТР2 и двух инверторах. Вход первого инвертора является первым входом триггера 7, а выход первого инвертора соединен с синхровходом CD-триггера микросхемы

1Ç3TM2. R-вход D-триггера микросхемы

133ТМ2 является вторым входом триггера 7. Вход второго инвертора является третьим входом триггера 7, а выход второго инвертора соединен с S входом D-триггера 133ТМ2. Инверсный выход Q D-триггера микросхемы 133TM2 ° является выходом триггера 7.

Триггер 15 является синхронным триггером и построен, например, на

D-триггере микросхемы 133ТМ2, инверторе и элементе И. Первый вход триггера 15 соединен с синхровходом С

D-триггера микросхемы 133ТМ2. Первый вход элемента И является вторым входом триггера 15, третий вход триггера 15 через инвертор соединен с вторым входом элемента И, а выход элемента И соединен с R-входом D-триггера микросхемы 133TN2. Выход Q D-триггера микросхемы 133ТМ2 соединен с выходом триггера 15. На D- u S-входы

D-триггера микросхемы 133ТМ2 постоянно подан высокий потенциал.

Триггер 16 является синхронным триггером и построен, например, на

D-триггере микросхемы 133ТМ2 и инверторе. Первый вход триггера 16 соединен с R-входом D-триггера микросхемы

133ТМ2. Второй вход триггера 16 через инвертор соединен с синхровходом

CD-триггера микросхемы 133ТМ2. Выход триггера 16 соединен с выходом

D-триггера микросхемы 133ТМ2. На D- u

S-входы D-триггера микросхемы

133ТМ2 постоянно подан высокий потенциал.

Триггер 17 является счетным триггером и построен на D-триггере микросхемы 133ТМ2 и элементе ИЛИ-НЕ. Первый вход триггера 17 соединен с

R-входом D-триггера микросхемы

133ТМ2. Второй вход триггера 17 соединен с первым входом элемента ИЛИНЕ, третий вход триггера 17 соединен с вторым входом элемента ИЛИ-НЕ. Выход элемента ИЛИ-НБ соединен с С-входом D-триггера микросхемы 133ТМ2.

Прямой выход Q D-триггера микросхемы

133ТМ2 соединен с первым входом триггера !7. Инверсный выход Я D-триггера микросхемы 133ТМ2 соединен со своим D-входом и подключен к второму выходу триггера 17. На S-вход D-триггера микросхемы 133ТМ2 постоянно подан высокий потенциал.

Элементы 20, 21 сравнения выполнены аналогично элементу 3 сравнения.

Источник 27 кода является источником двоичного кода и содержит, наприМер, набор переключателей, например, типа ПКБ. Выходной код источника 27 определяется соотношением нажатых и отжатых кнопок ПКБ.

Источники 28-32 кода выполнены аналогично источнику 27 кода.

Коммутатор 33 обеспечивает коммутацию одной из двух групп входов.

Коммутируемая группа входов определяется видом управляющего сигнала. В качестве коммутатора 33 может быть использована микросхема 531KJIll — че тырехразрядный селектор 2-1. На вход микросхемы 531КП11 .постоянно подан низкий потенциал. А вход микросхемы

53lКП1I является управляющим входом коммутатора 33. Входы Х„, Х „ Х „ Х<, микросхемы 531КП11 являются первой группой входов коммутатора 33. Входы с

X,g, Х, 1, Х4z микросхемы 531КП1 !

1406756

30 потенциал, а на выходе счетчика 4 им- З5

45

55 являются второй группой входов коммутатора 33. Выходы микросхемы

531KIII1 являются выходами коммутатора 33.

Коммутаторы 34, 35 выполнены аналогично коммутатору 33.

Устройство для обнаружения импульсных кодовых комбинаций работает следующим образом.

Устройство обнаруживает сложную импульсную кодовую комбинацию, состоящую из ш следующих подряд одинаковых и-разрядных кодовых комбинаций и р следующих подряд одинаковых qразрядных кодовых комбинаций, поступающих на входную шину 22, и выдает сигнал обнаружения на выходную шину 26. Пусть для определенности п

4 и кодовая комбинация вида 1000, 3 и кодовая комбинация вида 010.

Перед началом работы (при включении источника питания) на вход 25 начальной установки устройства подается импульс высокого потенциала, ко- 25 торый устанавливает устройство в исходное состояние. Регистр I сдвига и счетчики 2, 3 импульсов обнулены, на выходе триггеров 6, 7, 15, 16 на первом выходе триггера 17, на выходе элементов И 10, 11 12, 18, 19, на выходе элементов ИЛИ 8, 9, на выходе элементов 5, 20, 21 сравнения, на входной шине 22 присутствует низкий пульсов и на втором выходе триггера

17 присутствует высокий потенциал.

IIo шине 23 тактовой частоты поступают тактовые импульсы. На установочных входах 24 устройства устанавливается двоичное число, примерно равное половине емкости счетчика 4 импульсов.

Так как с выхода элемента ИЛЦ 8 на вход записи счетчика 4 импульсов поступает низкий потенциал, то счетчик.находится н режиме записи и двоичное число с установочных входов 24 устройства заносится в счетчик 4. В блоке 14 выдачи кодон на выходах источника 27 кода устанавливается двоич- 50 ное число ш, на выходах источника 28 кода устанавливается двоичное число р, на выходе источника 29 кода устанавливается и-разрядная комбинация— в рассматринаемом примере 1000, на выходе источника 30 кода устанавливается q-разрядная кодовая комбинация, дополненная до разрядон нулевыми битами — в рассматриваемом примере 0010, на выходе источника 31 кода устанавливается двоичное число n— в рассматриваемом примере 0100, на выходе источника 32 кода устанавливается дноичное число q — в рассмат, риваемом примере 0011. Так как на управляющий вход блока 14 выдачи кодов поступает низкий потенциал (с выхода триггера 16), то коммутатор 33 коммутирует выходы источника 27 кода на первые выходы блока 14 выдачи кодов, коммутатор 34 коммутирует выходы источника 29 кода на вторые выходы блока 14 выдачи кодов, коммутатор 35 коммутирует выходы источника 31 кода

1 на вторые выходы блока 14 выдачи кодов. Таким образом, устройство оказывается подготовленным к работе.

На входную шину 22 устройства начинают поступать импульсы кодовых комбинаций, н том числе и помехи иэ канала связи. При появлении на входной шине 22 импульса высокого потенциала, на выходе элемента ИЧИ 8 появляется высокий потенциал, переводящий счетчик 4 в режим счета. Счетчик

4 начинает считать тактовые импульсы, поступающие по шине 23 тактовой частоты. Тем самым осуществляется контроль по длительности поступившего на входную шину 22 импульса. Если импульс на входной шине 22 заканчивается раньше, чем заполнится счетчик

4, то это импульс помехи. В этом случае, при окончании импульса помехи на входной шине 22, на выходе элемента ИЛИ 8 устанавливается низкий потенциал, который ° переводит счетчик 4 в режим записи. Устройство оказывается в исходном состоянии. Описанный процесс повторяется каждый раэ после поступления импульса помехи. Таким образом, импульсы помехи подавляются устройством.

При поступлении на входную шину

22 импульса единичного символа кодовой комбинации нида 1000 на выходе элемента ИЛИ 8 появляется высокий потенциал, который переводит счетчик 4 в режим счета. Емкость счетчика 4 в период тактовых импульсов ныбрана таким образом, чтобы счетчик 4 заполнялся от нулевого. состояния через интервал времени, равный номинальной длительности символов разрешенных кодовых комбинаций. Так как в исходном состоянии счетчик 4 заполнен наполовину, то, следователь14067 но, появление импульса переполнения (низкого потенциала) на выходе счетчика 4 придется на середину единичного символа кодовой комбинации. При

5 этом производится переключение триггера 7, на выходе которого устанавли, вается высокий потенциал, запрещающий перевод счетчика 4 в режим запи-, си при поступлении на входную шину 22 1О следующих символов кодовой комбинации и разрешающий поступление информации в регистр 1, счетчики 2,3. По заднему фронту импульса переполнения на выходе счетчика 4 производится запись единичного символа кодовой комбинации в регистр 1 сдвига. Одновременно в счетчик 3 заносится единица. При окончании импульса переполнения счетчик 4 оказывается в нулевом 2О состоянии, после чего продолжает счет тактовых импульсов. Появление следующего импульса переполнения придется примерно на середину следующего (нулевого) символа кодовой комбинации. 25

По заднему фронту импульса переполнения на выходе счетчика 4 производится запись второго символа кодовой комбинации в регистр и содержимое счетчика 3 увеличивается на единицу. 30

Таким образом, производится ввод символов импульсной кодовой комбинации с входной шины 22 в регистр 1 сдвига и подсчет счетчиком 3 количества символов кодовой комбинации.

По заднему фронту и-ro в общем случае, а в данном примере четвертого импульса переполнения, поступающего с выхода счетчика 4, на выходах счетчика 3 устанавливается двоичное чис- 40 ло n — в рассматриваемом примере

0100, которое поступает на первые входы элемента 21 сравнения. Так как на вторые входы элемента 21 сравнения также поступает двоичное число, т.е. 45 число 0100, то на выходе элемента 21 сравнения устанавливается высокий потенциал, который переключает триггер

6. На выходе триггера 6 устанавливаеТсН Высокии потенциал, которыи ра - 50 решает прохождение тактового импульса следующего по шине 23 тактовой частоты на выход элемента И 12. Тактовый импульс с выхода элемента И 12 поступает на второй вход элементов

И 10,11. Если в регистре сдвига к этому времени записана и-разрядная кодовая комбинация, т.е. в рассматриваемом случае крмбинация 1000, то

56 1О на выходе элемента 5 сравнения присутствует высокий потенциал, свидетельствующий о равенстве двоичных чисел на первых и вторых входах элемента 5 сравнения. Поэтому на выходе инвертора 13 присутствует низкий потенциал, запрещающий прохождение тактового импульса на выход элемента И 11.

8 этом случае тактовый импульс проходит на выход элемента И 0 и в счетчик 2 записывается единица. Поступающий в =лед за этим второй тактовый импульс по шине 23 тактовой частоты проходит на выход элемента И 18 и сбрасывает счетчик 3 и регистр 1 в нулевое состояние. Чадним фронтом тактового импульса с выхода элемента И 18 производится установка триггеров 6, 17 в исходное состояние.

Если кодовая комбинация, записанная в регистре 1 сдвига к моменту выдачи тактового импульса элементом И 12, отличаегся от разрешенной, т.е. является ложной, то в этом случае на выходе элемента 5 сравнения будет низкий потенциал. Низкий потенциал

1 на выходе элемента 5 сравнения запрещает прохождение тактового импульса на выход элемента И 10, а значит и срабатывание счетчика 2, но разрешает прохождение тактового импульса на выход элемента И ll и далее на выход элемента ИЛИ 9. По заднему фронту тактового импульса производится сброс триггера 7 в исходное состояние. При этом на регистр 1, счетчики

2, 3, триггеры 6, 17 поступает сигнал сброса. Появление низкого потенциала на выходе триггера 7 вызывает появление низкого потенциала на выходе элемента ИЛИ 8. Счетчик 4 переводится в режим записи. Устройство оказывается в исходном состоянии. Fñëè первая кодовая комбинация была вида 1000, то при поступлении на входную шину 22 второй кодовой комбинации вида 1000 описанный процесс записи символов кодовой комбинации в регистр 1 сдвига и записи количества символов в счетчик 3 повторяется, после чего в счетчик 2 добавляется единица. Таким образом счетчик 2 осуществляет подсчет следующих подряд кодовых комбинаций вида 1000 Если одна из кодовых комбинаций окажется ложной,то устройство возвращается в исходное состояние.

При поступлении m-й следующей подряд кодовой комбинации вида 1000 на

1406756

35

II входную шину 22 в счетчике 2 окажется записано число m и элемент 20. сравнения выдаст сигнал сравнения высокий потенциал который переклю1

5 чает триггер 15. На выходе триггера

15 устанавливается высокий потенциа. .

Высоким потенциалом с выхода триггера 15 производится сброса счетчика 2 в нулевое состояние. При появлении Ið тактового импульса на выходе элемента И 18 триггер 15 переключается и на его выходе устанавливается низкий потенциал. Фронтом низкого потенциала с выхода триггера 15 производится )5 переключение триггера 16, на выходе которого устанавливается высокий потенциал. Высокий потенциал с выхода триггера 16 поступает на управляющий вход блока 14 выдачи кодов. Под воздействием высокого потенциала ка управляющем входе н блоке 14 выдачи кодов коммутатор 33 коммутирует выходы источника 28 кода на первые выходы блока 14, коммутатор 34 коммути- 25 рует выходы источника 30 кода на нторые ныходы блока 14, коммутатор 35 коммутирует выходы источника 32 на третьи выходы блока 14. На входную шину 22 начинают поступать символы Зр

q-разрядной кодовой комбинации — в рассматриваемом случае вида 010. При появлении первого (нулевого символа) на входной шине 22 но примерно на середине стробируется задним фронтом импульса переполнения с выхода счетчика 4 и символ оказывается записанным в регистре 1. Одновременно в счетчик 3 ока.зывается записана единица. По заднему фронту импульса пере- 4р полнения на выходе счетчика 4 производится запись второго символа кодовой комбинации в регистр 1, и содержимое счетчика 3 увеличивается на единицу. При записи третьего символа

45 кодовой комбинации в счетчик 3 в счетчике 3 оказывается записанным число q — в рассматриваемом примере

0011, которое поступает на первые входы блока 21 сравнения. Так как

50 на вторые входы блока 21 поступает двоичное число q т.е. число 0011, то на ньгходе элемента 21 сравкения устанавливается низкий потенциал, который переключает триггер 6.

Далее повторяется описанный процесс появления тактовых импульсов последовательно на выходах элементов И

12, 18, срабатывания элемента 5 сравкения, если н регистре 1 оказывается записана действительно комбинация вида 010 и записи единицы в счетчик 2.

Если комбинация в регистре 1 окажется ложной, то производится описанi!htA процесс сброса устройства в исходное состояние. При поступлении р-й следующей подряд кодовой комбинации вида 010 на входную шину 22 в счетчике 2 окажется записано число р и элемент 20 сравнения выдаст сигнал сравнения высокого потенциала. При этом триггер 15 переключается и на его выходе устанавливается высокий потенциал. Так как на выходе триггера 16 уже присутствует высокий потенциал, то сигнал с выхода триггера 15 проходит на выход элемента И 19 и поступает на выходную шину 26 в качестве сигнала обнаружения сложной кодовой комбинации, состоящей иэ m следующих подряд и-разрядных кодовых комбинаций и р следующих подряд < разрядных кодовых комбинаций. Сигнал обнаружения проходит также на выход элемента ИЛИ 9. При появлении тактоного импульса на выходе элемента И

18 триггер 15 переключается и на его выходе устанавливается низкий потенциал. Сигнал обнаружения на выходе элемента И 19 оканчивается. Задним фронтом сигнала обнаружения, который проходит на выход элемента ИЛИ 9, гроизнодится установка триггера 7, а вместе с ним и всего устройства в исходное состояние, после чего устройство начинает анализ входных сигналон по длительности, поступающих по входной шине 22. При фиксировании единичного символа кодовой комбинации описанный процесс обнаружения повторяется.

Таким образом, предлагаемое устройство по сравнению с прототипом обладает расширенными функциональными возможностями за счет расширения перечня обнаруживаемых кодовых комбинаций. Прототип обеспечивает обнаружение только т„, следующих подряд и„,— разрядных кодовых комбинаций. Предлагаемое устройство обеспечивает обнаружение сложной кодовой комбинации, состоящей иэ ш следующих подряд иразрядных кодовых комбинаций и р следующих подряд q-разрядных кодовых комбинаций.

Так как в кодовых комбинациях, обнаруживаемых предлагаемь|м устройст1 3 14067 ном, могут изменяться четыре параметра: m, n, р, q, а в кодовых комбинацихя, обнаруживаемых прототипом, два параметра: m„, n, то, следователь5 но, перечень обнаруживаемых предлагаемым устройством кодовых комбинаций шире, чем у прототипа. Так, например в частном случае, выбрав m

m vî р —, n = q — п„, получим, что сложная кодовая комбинация, обнаруживаемая предлагаемым устройством, соответствует кодовой комбинации, обнаруживаемой прототиПом. Во всех других случаях сложная кодовая комбинация, обнаруживаемая предлагаемым устройством,не может быть обнаружена прототипом, т.е. предлагаемое устройство обеспечивает обнаружение как кодовых комбинаций, обнаруживаемых прототипом, так и обнаружение сложных кодовых комбинаций, которые не могут быть обнаружены прототипом.

Формула изобретения

1. Устройство для обнаружения импульсных кодовых комбинаций, содержащее регистр сдвига, три счетчика импульсов, два триггера, элемент сранHeHèÿ, три элемента И, дна элемента

ИЛИ и инвертор. причем ныхсд первого элемента И соединен со счетным входом перво ro счетчик а импульсов, выход

35 элемента сравнения соединен с первым входом первого элемента И и через пнвертор — с первым входом второго элемента И, второй вход которого соединен с вторым нходс м первого элемеII f I

И и выходом трет его элемента И, нь ход первого триггера соединен с пер вым входом третьего элемента И, второй вход которого подключен к шине тактовой :IBcToты и счетному входу

45 третьего счетчика импульсов, нхад записи которог соединен с выходом первого элемента ИЛИ, первый вход которого подключен к входн; и шине и информационно 1у входу регистра сдвига, 50 а второй вход — к первому входу сброса счетчика кчпулсон и выходу второго триггера, первый вход которого соединен с выходом второго элемента

ИЛИ, первый вход которого соединен с

55 выходом второго элемента И, а второй вход — с выходной . шиной, второй вход второго триггера соединен с тактовым входом регистра сдвига, сп счетным

14 входом второго сче,тчика импульсов и выходом третьего счетчика импульсов, информационные входы которого подключены к установочным входам устройства, первые входы элемента сравнения соединены с ныходами регистра сдвига, вход начальной установки устройства соединен с третьим входом второго триггера, о т л и ч а ю щ е е с я тем, что, с целью расширения диапазона обнаруживаемых импульсных кодовых комбинаций, введены два дополнительных элемента сравнения, третий, четвертый и пятый триггеры, четвертый и пятый элементы И и блок выдачи кодов, первые выходы которого соединены с первыми входами первого дополнительного элемента сравнения, вторые выходы блока выдачи кодов соединены с вторыми входами элемента сравнения, выходы первого счетчика импульсов соединены с вторыми входами перного допол.: ительного элемента сравнения, выход которого соединен с первым входом третьего триггера, второй вход которого соединен с вторым входом перво го элемента ИЛИ, с первым входом четвертого триггера, первым входом сброса второго счетчика импульсов, первым входом сброса регистра сдвига, первым входом пятого триггера и первым входом первого триггера, второй вход которого соединен с вторым входом сброса второго счетчика импульсон, вторым входом сброса регистра сдвига, третьим входом третьего триггера, выходом четвертого элемента И и вторым входом пятого триггера, первый вход четнертого элемента И.. подключен к шине тактовой частоты, второй вход четвертого элемента И соединен с первым выходом пятого трнгI ера,, третий вход которого соединен с выходом третьего элемента И, IbIõñä третьего триггера соединен с нторь;и входом сброса первого счетчика импульсов, первым входом пятого элемента И и вторым входом четвертого триггера, выход которого соединен с вторым входом пятого элемента И и управляющим входом блока выдачи кодов, выход пятого элемента И подключен к выходной шине, выходы второго счет яка импульсон соединены с перBbIMH нходами второго дополнительного элемента сравнения, нторые входи которого соединены с третьими выходами блока выдачи кодов, выход нторого доl5

1406756

Составитель Е.Суров

Техред М. Ходанич

Коррек тор Э.Лончакова

Редактор M.Áàíäóðà

Заказ 3206/53 Тираж 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 полнительного элемента сравнения соединен с третьим входом первого триггера, второй выход пятого триггера соединен с третьим входом третьего

5 элемента И.

2, Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок выдачи кодов содержит шесть источников кода и три коммутатора, причем выходы первого и второго источников кода соединены соответственно с первой и второй группами входов первого коммутатора, выходы третьего и четвертого источников кода соединены соответственно с первой и второй группами входов второго коммутатора, выходы пятого и шестого источников кода соединены соответственно с первой и второй группами входов третьего коммутатора, выходы первого, второго и третьего коммутаторов являются соответственно первыми, вторыми и третьими выходами блока выдачи кодов, а управляющий вход блока выдачи кодов соединен с управляющим входом каждого коммутатора.