Устройство для сопряжения абонентов с эвм

 

Изобретение относится к вычислительной технике, в частности к устройствам сопряжения ЭВМ с каналами передачи данных, и может быть использовано в автоматизированных системах управления для обеспечения автоматического сбора и обработки информации. Целью изобретения является повышение скорости обмена информации. Поставленная цель достигается тем, что в устройство, содержащее формирователь импульсов начальной установки, два триггера, коммутатор входной информации , первый блок буферной памяти, первый счетчик адреса, коммутатор выходной информации и блок обмена, введены блок входных усилителей, блок дешифрации, генератор -тактовых импульсов , блок дешифрации сигнала сброса счетчиков адреса,коммутатор Адреса и обращения, второй счетчи-к адреса, второй блок буферной памяти и блок шифрации сигнала переключения блоков памяти. 1 з.п. ф-лы, 11 ил. СЛ

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН.

„„SU„„1410041 д1) 4 С 06 F 13/00 а

«»», ц

»

» а к а

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К A BTOPCKOMV СВИДЕТЕЛЬСТВУ а.» ..

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4165050/24-24 (22) 23. 12.86 (46) 15.07.88. Бюп. № 26 (72) Б.М. Аронов, С. А.Левчук и С.A.Íàòî÷àííûé (53) 684.327.11(088.8) (56) Авторское свидетельство СССР № 752321, кл. G 06 F 13/00, 1980.

Авторское свидетельство СССР № 602934, кл . С 06 F 13 /00, 1978 . (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ АБОНЕНТОВ С 3ВМ (57) Изобретение относится к вычислительной технике, в частности кустройствам сопряжения 3ВМ с каналами передачи данных, и может быть исполь-. зовано в автоматизированных системах управления для обеспечения автоматического сбора и обработки информации.

Целью изобретения является повышение скорости обмена информации. Постав— ленная цель достигается тем, что в устройство, содержащее формирователь импульсов начальной установки, два триггера, коммутатор входной информации, первый блок буферной памяти, первый счетчик адреса, коммутатор выходной информации и блок обмена, введены блок входных усилителей, блок дешифрации, генератор .тактовых импульсов, блок дешифрации сигнала сброса счетчиков адреса, коммутатор адреса и обращения, второй счетчик адреса, C второй блок буферной памяти и блок де1д шиФРации сигнала переклюненин елакои памяти. 1 з.п. ф-лы, 11 ил.

14 1004 1

Изобретение относится к вычислительной технике, в частности к y<:тройствям сопряжения 3ВМ с абонентами, работающими по каналам передачи данных, в автоматизированных системах управления, и предназначено для обеспечения автоматического сбора и обработки информации °

Целью изобретения является повышение скорости обмена информацией.

На фиг.1 представлена структур— ная блок-схема устройства;на фиг.2—

4 — функциональные схемы блока дешифрации сигнала сброса счетчиков 15 адреса, блок дешифрации сигнала переключения блоков памяти и блока обмена; на фиг, 5 — 9 — функциональные схемы узла дешифрации сигналов управления, узла счета объема, узла 20 дешифрации сигналов готовности, триггера сигнала идентификации состояния (ССТ) и узла задания адре1 са устройства;на фиг.10-11 — схемы формирователя одиночного сигнала по 25 фронту и спаду входного сигнала и формирователя одиночного сигнала по ( фронту входного сигнала.

Устройство (фиг,1) содержит блок 1 дешифрации, блок 2 входных усилителей, формирователь 3 импульса начальной установки, генератор 4 тактовых импульсов, первый триггер 5 управления второй триггер 6 управления, блок

У

7 дешифрации сигнала сброса счетчиков адреса, коммутатор 8 адреса и обращения, коммутатор 9 входной информации, первый и второй счетчики

10, 11 адреса, первый блок 12 буферной памяти, второй блок 13 буферной 40 памяти, блок 14 дешифрации сигнала. переключения блоков памяти, коммутатор 15 выходной информации, блок 16 обмена, переключающие входы

17, 18 и вход 19 сброса триггера 5, установочный вход 20, входы 21, 22 и 23 сброса триггера 6; группа входов блока 7 включает: вход 24 команды "Вы— вод", вход 25 сигнала "Начало текста", вход 26 синхронизации, входы 27 и 28 адв н 50 реса, коммутации, вход 29 команды Ввоц

-..вход 30 сигнала начальной установки.

Входы коммутатора 8 содержат: вход

31 адреса записи, вход 32 адреса счи— тывания, входы 33, 34 разрешения за55 писи информации в первый или второи блоки памяти (управляющие входы), вхо- . ды 35 и 36 задания режима работы устройства (адресные входы) (режима приема информации от источника информации или режима тестового контроля) и выходы — выход 37 адреса лля блока

12 памяти, выход 38 адреса для блока 13 памяти, выход 39 сигналя обращения для блока 12 памяти, выход 40 сигнала обращения для блока 13 памяти. Входы коммутатора 9 содержат: вход 4 1 тестовой информации, адресные входы 42 и 43 для задания режима ра-боты устройства (режима приема информации от источника информации или режима тестового контроля), входы 44, 45 разрешения записи в первой или втовторой блоки памяти, второй информационный вход 46 (информацня от источника информации),а также выходы 47, 48 информации в первый и второй блоки памяти.

На фиг. 1 показаны также информационный вход 49,адресный вход 50, вход 51 сигнала обращения и выход

52 блока 12 памяти, информационный вход 53, адресный вход 54, вход 55 обращения и информационный выход 56 второго блока 13 памяти, группа входов блока 14, информационные входы

57 и 58 (информация о состоянии разрядов счетчиков 10 и 11), управляющие входы 59 и 60, вход 61 сигнала "Начало текста", установочный вход 62, вход 63 сигнала "Конец текста", вход

64 .синхронизации и выход 65 сигнала переключения блоков памяти, Входы коммутатора 15 содержат: информационные входы 66, 67 от первого и второго блоков 12 и 13 памяти, адресные входы 68 и 69 (разрешения считывания информации из первого или второго блоков памяти), информационные входы 70 и 7! (информация о состоянии первого и.второго счетчиков 10 и 11), управ-ляющий вход 72 разрешения считывания информации об объеме информации, находящейся в памяти,и информационный выход 73, Входы блока 16 содержат: информационный вход 74, входы 75 и

76 режима (разрешение обработки тестовой информации или от источника информации), вход 77 синхронизации, установочный вход 78. вход 79 состояния и выходы:(первый) информационный выход

80 (тестовой информации), группу выходов 8 1-83; информационный выход

81 (в ЭВМ), выход 82 сигнала идентификации информации (сигнал СИ-.У) и выход 83 сигнала идентификации состояния устройства (сигнал ССТ), группу входов 84-86; информационный

14100 1 вход 84 (тестовая информация из 3BN), вход 85 сигнала идентификации тестовой информации (сигнал СИ вЂ” Б) и вход

86 сигнала идентификации (команд сиг5 нал ОБР), (пятый) выход 87 сигнала р азр ешения выдачи информации об объе— ме экземпляра информации, записанной в памяти, (четвертый) выход 88 ко— манды "Вывод", (шестой) выход 89

1О команды "Конец массива, (третий) выход 90 команды "Ввод", (второй) выход 91 сигналов адреса тестовой информации.

Блок 7 дешифрации сигнала сброса 15 счетчиков адреса (фиг,2) содержит формирователь 92 одиночного сигнала по фронту и спаду входного сигнала, элемент ИЛИ 93, группы элементов И

94 и 95. Структурная схема формирова- 20 теля 92 приведена на фиг.10.

Блок 14 дешифрации .сигнала переключения блоков памяти (фиг.3) содержит элементы И 96 и 97, элемент ИЛИ 25

98, формирователи 99 и 100 одиночного сигнала по фронту входного сигнала, элемент ИЛИ 101, коммутаторы

И 102 и 103,, элемент ИЛИ 104 элемент НЕ 105, триггер 106, элемент 30

HE 107, триггер 108, группу элементов И 109, входы 110- !15 формирователей 99 и 100; сигнальные входы 110, 113, входы 111, 114 синхронизации, установочные входы 112, 115 и выходы

116,, 117 одиночного импульса формирователей 99 и 100 (формирователи 99 и 100 идентичны, см. фиг. 11) .

Блок 16 обмена (фиг.4) содержит узел 117 дешифрации сигналов управ- 4р ления, первый элемент 118 задержки (одновибратор), регистр 119 информа— ции, узел 120 счета объема, узел 121 дешифрации сигналов готовности,второй -элемент 122 задержки (одновиб- 45 ратор), элемент НЕ 123, триггер 124 сигнала идентификации состояния, второй триггер 125 управления, второй элемент И 126, регистр 127 байтов состояния, элемент ИЛИ 128, первый триг-5О гер И 129 управления, узел 130 задания адреса устройства, шифратор

131 байтов состояния, первый элемент

И 132, выходной коммутатор 133,дешифратор 134 команд, входной коммутатор

135, узел 136 поразрядного сложения по модулю два, схему 137 сравнения адреса, узел 138 элементов ИЛИ, узел

139 выходных усилителей, узел 140 входньгх усили гелей. На чертеже IToKB заны входы 14! и 142 первой группы: (второй) вход 143 сигнала идентификации состояия, (четвертый) вход 144 сигнала идентификации команд, (пятый) вход 145 адреса записи тестовой информации, (первый) вход 146 синхро— низации, входы 147, 148 команд "Вы— дать объем экземпляра", "Продолжить ввод второй- группы, (шестой) вход 149 сигнала "Конец команды", (третий) установочный вход 150 и выходы: (первьп!) выход 151 сигнала разрешения за— писи информации, (второй) выход 152 сигнала СИ-У идентификации информации узла 117.; информационный вход

153, вход 154 разрешения записи и установочный вход 155 и информацоинньп выход 156 регистра 119; счетный вход

157, входы пуска: вход 158 команды

"Выдать объем экземпляра" и вход 159 команды "Ввод, а также установочный вход 160, выход 161 си" íàëà "Конец объема экземпляра" и выход 162 сигнала "Разрешение выдачи объема экземпляра" узла 120; установочный вход 163, вход 164 команды "Звонок", вход 165 сигнала "Конец команды", вход 166 сигнала "Ошибка", группу выходов для узла !30: выход 167 сигнала "Готов" и выход 168 сигнала "Не готов" и группу выходов для шифратора 131: выход 169 сигнала "Не готов" и выход 170 сигнала "Готов" узла 121; вход 171 (установки) сигнала "Синхронный адрес, третий, первый, четвертый и второй входы сброса: вход

172 сигнала идентификации команд, вход 173 начальной установки, вход

174 сигнала "Конец команды",вход

175 сигнала "Конец объема экземпляра" и выход 176 сигнала идентификации состояния триггера 124; группу входов 177, 178 состояния сигналов

l байтов состояния "Запрос", "Ошибка данных", группу входов 179, 180 готовно- сти, вход 181 сигнала идентификации состояния, вход 182 сигнала начальной установки, вход 183 сигнала идентификации команд, (первый) выход 184 сигнала "Вызов" и (второй) выход 185 сигнала адреса устройства узла 130; (третий) вход 186 сигналов команд, группу входов 187 и 188 готовности, (второй) вход 189 сигнала идентификации команд, .(первый) вход 190 сигнала "Ошибка", (четвертый) вход 19 1 сигнала "Пере-!

1I ключение блоков памяти и группу вы5

1410 ходов 192 шифратора 131; информационные входы 193 (информация из блоков памяти) и 194 (байты состояния), третий, первый и второй адресные входы

195-197 и выход 198 выходного коммутатора 133; информационный вход 199 (вход 2-8 разрядов входной информа( ции), вход 200 сигнала разрешения приприема команд дешифратора l34; инфор- 10 мационный вход 20.1 и вход 202 разрешения приема информации и информационный ного сигнала, триггер 220, группу элементов И 22 1, элемент ИЛИ 222,элемент И 223, триггер 224, входы 225—

: 228: сигнальные входы 225, 227 и

1 входы 226, 228 синхронизации форми. рователей 218, 219. Структурные схемы формирователей 2 18, 219 приведены на фиг.10 и 11.

Узел 120 счета объема (фиг.6) содержит двухразрядный счетчик 229, триггер 230, элемент И 231 °

Узел 121 дешифрации сигналов готовнсоти .(фиг.7) содержит наборное поле 232, триггеры 233, 234, элемен ты ИЛИ 235, 236, 237, триггеры 238, 239, элементы И 240, 241, триггеры

242, 243,. индикатор 244, элементы И

245, 246. Наборное поле 232 состоит

45 из двух кнопок, расположенных на передней панели устройства. Индикатор

244 содержит усилитель на микросхеме и три лампочки индикации (нд показаны), регистрирующие наличие сигналов

"Готов", ™Не готов", "Ошибка".

Триггер !24 сигнала идентификации состояния (фиг,8) состоит из элемента НК-247, элемента ИЛИ 248 и тригвыход 203 входного коммутатора 135; вход 204 информации и выход 205 контрольного разряда узла 136; (второй) вход 206 (1-3 разрядов) входной информации и первый вход 207 (сигнала адреса устройства), выход 208 схемы

137 сравнения, входы 209, 210 и выход 2l1 узла 138; второй, третий и первый входы 212-214 узла 139 и первый-третий входы 2 15-217 узла 140, Узел 117 дешифрации сигналов управления (фиг.5) содержит формирователь 218 одиночного сигнала по фронту входного сигнала, формирователь

;219 одиночного сигнала по спаду входгера 249.

Узел 130 задания адреса устройстsa (фиг.9) содержит элементы ИЛИ 250, 251, наборное поле 252, триггер 253, элемент И 254, группу элементов И255.

041

Наборное поле 252 состоит из восьми тумблеров (не показаны). При включении каждого тумблера выдается сигнал на одну из восьми выходных шин устройства в зависимости от адреса, присвоенного данному устройству в системе, в которую входит укаэанное устройство;

Формирователь 218 одиночного сигнала по фронту и спаду входного сигнала (фиг.10) содержит элемент НЕ

256, триггеры 257, 258, элементы И

259, 260 и 261.

Формирователь 219 одиночного сигнала по фронту входного сигнала содержит элемент НЕ 262, триггеры 263, 264, элементы И 265, 266, 267.

На чертежах фиг.10, 11 показаны входы 268-27 1: сигнальные входы

268, 270 формирователей, входы 269, 271 синхронизации, выходы 272, 273.

Устройство выполняет следующие функции: — прием информации от источника информации; преобразование п-разрядного параллельного кода, поступающего от источника информации, в восьмиразрядный параллельный код с контрольным разрядом; — накопление принятой от источника информации в буферном устройстве памяти; — передачу накопленной:информации в ЭВМ.

Устройство может работать в двух ! режимах: тестового контроля, приема информации от источника информации.

Работа устройства происходит в следующем порядке: а) включение устройства; б) контроль его работоспособности путем вывода в устройство массива те. стовой информации из ЭВМи последующего ее ввода в ЭВМ для сравнения с исходной; при положительных результатах контроля устройство готово к работе в режиме приема информации от источника информации; в) при появлении на входе устройства информации от источника происходит ее автоматический прием (по сигналу начала текста) с последующим преобразованием и записью в память; г) по заполнении памяти (или по сигналу конца текста). устройство сопряжения связывается с ЭВМ и .пере1410041 дает туда накопленный массив информации, одновременно осуществляя приI ем информации от источника и записывая ее в память этот процесс может длитьФ

5 ся до тех пор, пока источник не прекратил передачу информации; д) если работа с источником инфор.мации закончена и нового поступления информации не ожидается, устройство может быть выключено..

Обмен информацией между устройством и ЭВМ происходит, например, в соответствии со стандартом ОСТ 4.ГО

304202. На основе указанного ОСТа разработаны диаграммы, определяющие процесс обмена между данным устройством и ЭВМ.

Связь между устройством и ЭВМ осуществляется по 22 шинам, 11 иэ кото- 2р рых служат для передачи информации от устройства с ЭВМ (называемые

ШИН-У), а, другие 11 служат для передачи информации от ЭВМ (называемые

ШИН-Б) в устройство, при этом 18 шин 25 используются для передачи информации, а 4 — для передачи сигналов идентификации.

Сигналы идентификации (называемые

СИ-Б, ОБР, СИ-У, ССТ) используются 3Q для определения вида информации, имеющейся на шинах ШИН-Б и ШИН-У, а также для взаимной блокировки сигналов устройства и ЭВМ.

Сигналы СИ-Б и ОБР определяют тип информации, передаваемой по ШИН-Б.

Наличие сигнала ОБР указывает, что на ШИН-Б имеется код адреса устройства, который присвоен ему как абоненту ЭВМ и с которым устанавливается 4О связь и код команды. Передача адреса осуществляется по шинам ШИН-Б1

ШИН-БЗ (1-3 разряды), передача команды по ШИН Б4 - ШИН Б8 (4-8 разряды).. Наличие сигнала СИ-Б в присутствии ОБР указывает, что на ШИН-Б имеется код данных.

Сигналы СИ-У и ССТ определяют тип информации, передаваемой по ШИН-У.

Наличие сигнала ССТ указывает, что на ШИН-У имеется код состояния. Наличие сигнала СИ-У в присутствии ССТ указывает, что на ШИН-Б имеется код данных. Сигналы ОБР и ССТ, СИ-Б и

СИ-У взаимосвязаны: появление сигнала ОБР вызывает ответный сигнал

ССТ, снятие сигнала OBP приводит к снятию сигнала ССТ, появление сигнала СИ-Б приводит к появлению сигнала СИ-У и, наоброт, снятие сигнала СИ-Б приводит к снятию сигнала

СИ-У. В процессе обмена устройства сопряжения и ЭВМ используются следующие команды и состояния:

"Ввод — команда из ЭВМ, по которой устройство начинает ввод информации в ЭВМ;

"Продолжить ввод"- команда из ЭВМ, по которой устройство возобновляет ввод информации, если был перерыв по иницыативе 3ВМ; Вывод" — команда из ЭВМ, по которой устройство подготавливается к при" ему тестовой информации и начинает прием данных, "Продолжить вывод" — команда из

ЭВМ, по которой устройство возобновляет прием тестовой информации, если был перерыв по инициативе ЭВМ;

"Конец массива" — команда иэ ЭВМ, по которой устройство завершает прием тестовой информации и подготавливается к ее передаче в ЭВМ;

"Выдать объем экземпляра" — команда,.по которой устройство должно передать в ЭВМ данные об объеме информации, находящейся в его памяти и подлежащей передаче в ЭВМ;

"Выдать состояние" — команда из

ЭВМ, по которой устройство должно передать в ЭВМ информацию о своем состоянии;

Звонок — команда из ЭВМ, передаваемая в случае появления ошибок в передаваемой информации, которые не могут быть исправлены автоматически, при условии, что ЭВМ проводит тестовый контроль устройства или закончило прием информации от источника информации; по этой команде устройство прекращает все операции до вмешательства оператора;

"Готов" — состояние, передаваемое из устройства и означающее, что оно готово к выполнению операции.и к продолжению обмена с ЭВМ после выполнения предыдущей команды;

"Не готов" — состояние, .передаваемое из устройства и означающее,что оно закончило выполнение всех операций; это состояние возникает при поступлении на устройство команды

"Звонок" и при переводе его в это состояние оператором с целью проверки или выключения;

"Продолжение" — состояние, передаваемое из устройства и означающее, 1410041

ЧТО ОНО ГОТОВО К ПРИЕМУ ИЛИ ПЕрвда Ie информации;

tt l!

Запрос — состояние, передаваемое из устройства и Означающее что э 5

Оно завершило прием. информации от источника и готово к передаче в ЭВИ; !! tt

Ошибка данных — состояние, передаваемое из устройства и означающее, что оно обнаружило ошибку при 10 контроле информации, поступившей из

ЭВИ.

Обмен информацией между устройством и ЭВМ происходит в следующем порядке: 15 — при включении устройства и нажатии кнопки "Готов" на од .той иа ШИН-У (соответствующей адресу блока) выставляется сигнал "Вызов"; ЭВМ подает на устройство сигнал ОБР и команду "Вы- 20 дать состояние", при этом сигнал "Вы-!! зов снимается, а устройство выставляет состояние Готов в сопровождении сигнала ССТ; — ЭВМ передает устройству команду 25

t! tt

Вывод в сопровождении ОБР,на что уст— ройство отвечает байтом состояния "Про-, должение в сопровождении сигнала ССТ.

ЭВМ передает устройству команду

"Вывод" в сопровождении ОБР на что устройство отвечает байтом состояния, tt !!

Продолжение в сопровождении сигна,ëà ССТ;

ЭВМ передает устройству поочередно байты данных тестовой информа- 35

: ции, на что устройство, приняв оче редной байт данных, отвечает сигналом СИ-У, если тестовая информация передается в устройство по частям ,(с перерывами), то ЭВМ, прекратив 40 передачу информации, снимает сигнал

ОБР, на что устройство отвечает сиг-.

HBJIOM Вызов

ЭВМ передает. устройству команду Выдать состояние", на что устрой- 45 ство отвечает байтом состояния "Готов" или "Ошибка данных"; — ЭВИ в случае ошибки может произвести повторный вывод тестовой информации, начиная с передачи в 50 устройство команды "Вывод, по результатам трехкратного (если понадобиться) вывода тестовой информации

ЭВМ решает вопрос о продолжении тестового контроля устройства; 55 если ошибки в данных устранены, не быпи, ЭВМ передает устройству коМанду !Звонок !, пос:те чего предприттимается поиск и устранение появившейся неисправности, а устройство переводится в состояние Не готов"; — по окончании передачи всего массива тестовой информации 3ВМ пере— дает устройству команду Конец мас-!! ! сива, на что устройство отвечает байтом состояния "Готов" или "Ошибка данных"; ЭВМ в случае ошибки может произвести повторный вывод всего массива тестовой информации,начиная с команды "Вывод"; — если ошибки в данных были устранены, устройство по команде "Конец массива" переводится в режим передачи тестовой информации в ЭВИ и передает в нее сигнап "Вызов";

ЭВИ передает команду "Выдать объем экземпляра", на что устройство отвечает байтом состояния "Продолжение", а затем передает два байта информации об объеме информации, которую он готов передать в ЭВМ; — после передачи информации об объеме информации устройство снимает сигнал ССТ и передает в ЭВИ сигнал !!Вызов"; — ЭВИ передает команду "Выдать cotl стояние, на что устройство отвечает байтом состояния "Готов";. — в случае сбоя ЭВМ может произвести повторный (до трех раз) ввод информации об объеме информаций; — если ошибки в данных были устранены, то ЭВМ передает команду "Ввод", на что устройство отвечает байтом состояния "Продолжение", а затем начинает передавать в монопольном режиме тестовую информацию; — по завершении приема тестовой информации ЭВМ снимает сигнал ОБР, на что устройство выставляет сигнал

"Вызов"; — ЭВМ передает команду "Выдать со-!! стояние, на что устройство отвечает байтом состояния "Готов" и ожидает появления информации от источника информации; — при появлении. информации от источника устройство принимает ее, преобразовывает и запоминает; . — по завершении приема (заполнения памяти или прихода сигнала, соответствующего концу массива поступающей информации) устройство передает в ЭВМ сигнал "Вызов";, — далее происходит. процесс ввода в ЭВМ массива информации от источ-!

1410041

12 ника информации, которая аналогична вводу массива тестовой информации.

Устройство работает следующим о6разом.

При включении источника питания устройства формирователь 3, представ— ляющий собой генератор одиночного импульса, производит выработку определенной длительности, которая при-10 водит в исходное состояние узлы уст4 ройства.

По сигналу начальной установки, поступающему на.вход триггера 5, происходит переключение коммутаторов 8, 15

9 и l 5 таким образом, что запись поступающей информации возможна сна чала в блок 12 памяти. Блок 13 памяти в это время включен на считывание. Кроме того, сигнал начальной

20 установки производит переключение триггера 6 в положение, обеспечивающее запись информации от источника информации, Генератор 4 тактовых импульсов 25 производит выработку импульсов синхронизации, необходимых для работы узлов устройства. Коммутатор 8 выделяет из синхросигнала, сопровождающего каждый байт поступающей информации,сигщ налы адреса и обращения, которые необходимы для записи информации в блок памяти. Из коммутатора 8 адрес поступает на счетчик 10, который в данное время включен на запись информации.

Сигнал обращения с коммутатора 8 поступает непосредственно на блок 12.

Блок 7 производит выработку сигналов .сброса счетчиков 10 и 11 в следующих случаях: 40 а) при включении устройства по сигналу, поступающему с выхода формирователя 3 (вход 30); б) по признаку начала текста, поступающему с выхода блока 1 (вход 4

25); в) по командам ЭВИ: "Ввод" (вход

29), т. е. перед считыванием информации из заполненного блока 12 (13);

"Вывод" (вход 24), т.е. перед записью 50 тестовой информации в блок 12 (13) .

Предусмотрен .также сброс счетчика

10 (11) перед записью информации в блок 12 (13), который включен в данное время на запись, и после считыва- 55 ния информации из блока 13 (12), находившегося в режиме считывания. Указанный режим осуществляется путем формирования импульсов формирователем 92, на который поступает сигнал с выхода триггера 5 (вход 27) и тактовых импульсов с генератора 4 (вход

26). С коммутатора 9 информация поступает на блок 12, где происходит запись информации. При одновременном наличии на входах информации (вход

49), адреса (вход 50) и обраще:ma (вход 51) блока 12 происходит запись каждого байта в память.

По заполнении памяти или по признаку конца текста блок 14 вырабатывает сигнал, поступающий на счетный вход триггера 5 (вход 18), сигналы с которого производят переключение коммутаторов. таким образом, что запись поступающей информации возмож.на в блок 13 памяти. С блока 12 может производиться. считывание информации через коммутатор 15 и блок 16. В режиме тестового контроля переключение блоков 12 (13) происходит с помощью команды Конец массива, которая поступает на вход триггера 5. В блоке

14 происходит выработка сигнала на переключение в следующих случаях: цри поступлении массива, информации, превышающего объем двух блоков 12 и 13 памяти; при поступлении массива информации.в объеме больше емкости одного буферного блока, но меньше двух; при поступлении массива

l информации в объеме меньше одного блока памяти.

Переключение блоков 12 (13) буферной памяти осуществляется только при ° условии полного считывания информации из блока 13(12), находившегося в режиме считывания °

В первом случае происходит анализ состояния выходов счетчиков 10 и 11 на элементах И 96 и 97. Если все pasряды счетчика 10 или 11 примут значение "1", что означает его заполнение, элемент И 96 или 97 сформирует сигнал, который поступает на один из формирователей 99 или 100 для формирования одиночного сигнала по фронту входного сигнала. Сигнал, полученный после формирователей 99 или . 100, свидетельствующий о заполнении одного из блоков 12 (13) памяти, поступает на коммутатор 102, .где в качестве коммутирующих сигналов используются сигналы с выходов триггера 5. С выхода коммутатора 102 сигнал переключения поступает через элемент НЕ 107 на вход группы элементов И 109 и далее

13. на выход блока. Сигнал с выхода ком мутатора 102 переключает триггер 106, тем самым обеспечивая запрет на прохождение сигнала "Конец текста" ( для того чтобы не произошло пере—

1 ключение блока 13 памяти раньше, чем закончилось считывание из блока 12, находившегося в режиме считывания.

Во втором случае поступление сигнала

"Конец текста" возможно раньше, чем произошло считывание из блока 12 памяти, В этом случае для обеспечения своевременного переключения памяти сигнал Конец текста запоминается на триггере 108 и при поступлении сигнала о конце считывания с Коммутатора 103 на элементы И 109 происходит выработка сигнала на переключение блоков 12 (13) памяти. При поступлении массива информации в объеме меньше одного блока 12 (13) сигнал "Конец текста поступает со второго выхода блока 1 на вход блока

14 .непосредственно на элементы И

109, обеспечивая выработку сигнала переключения.

Блок 16 обмена работает в трех режимах: — включения и логического под,ключения к ЭВМ; — тестового контроля; — приема информации от источника информации.

1Три включении устройства на блок

16 обмена поступает сигнал начальной установки, устанавливающий его элементы в исходное состояние. При нажатии кнопки "Готов" узел 121 выдает сигнал, поступающий на шифратор

131 байтов состояний и узел 130 для подготовки байта состояния "Готов" и сигнала "Вызов" ° Сформированный

"байт состояния "Готов" хранится в регистре 127 байтов состояния. Если на входной шине ОБР нет сигнала, то сигнал "Вызов" через узлы 138 и 139 поступает на ШИН-У, соответствующего адресу данного устройства, который установлен на наборном поле 252. Поцключение устройства к ЭВМ начинается с команды "Выдать состояние" в сопровождении сигнала идентификации ОБР, По которому сигнал "Вызов" снимается. Расшифровка поступающих на устройство команд происходит с помощью, цешифраторов 134 и 137. При совпадении адреса поступившей команды с адресом

Устройства схема 137.сравнения выда1004 1 14, ет разрешающий сигнал, по которому дешифратор 134 расшифровывает посту1 пившую команду. Расшифрованная команда используется для формирования бай5 та состояния, а сигнал с выхода элемента И I32 поступает на триггер

124 для формирования сигнала идентификации СС7, Получив байт состояния, ЭВМ снимает команду и сигнал ОБР.При снятии команды на выходе элемента 122 формируется сигнал "Конец команды", который поступает на триггер 124,что ведет к снятию байта состояния с

ШИН-У. После этого ЭВМ проводит тестовую проверку устройства, производя вывод в устройство и ввод из него массива тестовой информации с помощью команд "Вывод", "Продолжить вывод", "Конец массива". При поступлении команды "Вывод" в сопровождении ОБР устройство формирует и передает в 3ВМ байт состояния "ПродолжеII ние в сопровождении ССТ. После снятия команды "Вывод" с ШИН-Б с ШИН-У снимается байт состояния, а на входные шины ШИН-Б поступает байт тесто вой информации в сопровождении сиг нала идентификации СИ-Б, При этом на выходе элемента 118 формируется сигнал СИ-Б1, который поступает на вы1 ход 91 и далее на коммутатор 8 и используется, как адрес для записи тестовой информации в блок 12 (13), на выходе триггера 129 формируется

35, ;сигнал, поступающий на коммутатор

135, как сигнал разрешения прохождения входной информации. Одновременно сигнал с выхода элемента 118 поступает на вход узла 117, где по фронту поступившего сигнала с помощью формирователя 207 формируется ответный сигнал СИ-У. Приняв сигнал

СИ-У ЭВМ снимает байт данных с ШИН-Б

45 и сигнал СИ-Б. При снятии СИ В устройство снимает сигнал СИ-У. После этого ЭВМ выставляет на ШИН-Б очередной байт данных в сопровождении !

СИ-Б, В случае ошибки в байте данных сигнал ошибки .с узла 136 посту50 пает на шифратор 131 для формирования байта состояния "Ошибка данных", приняв который, ЭВМ может повторить вывод тестовой информации. Если при трехразовом повторе ошибка не устраняется, то ЭВМ передает команду "Звонок", поступающий,на узел 121 с дешифратора 134, при принятии которой устоойство формирует байт состояния

14100/ 1 16

55

Не готов . Если весь массив тестовой информации принят без ошибок, устройство формирует байт состояния

"Готов", а узел 130 формирует сигнал

"Вызов". В ответ на поступившую команду "Выдать состояние . в сопровождении сигнала ОБР устройство снимает сигнал "Вызов и выставляет на .

ШИН-У байт состояния "Готов" в сопровождении сигнала ССТ. ЭВМ, приняв байт состояния, снимает команду и сигнan ОБР, а устройство снимает байт состояния и сигнал ССТ. О том, что передан весь массив информации, ЭВМ подтверждает командой "Конец массива", на что шифратор 131 формирует байт состояния "Запрос", а на выходную шину ШИН-У выставляется сигнал

"Вызов", т.е. устройство готово к передаче принятой тестовой информации.

Формула изобретения

1. Устройство для сопряжения абонентов с ЭВМ, содержащее два триггера управления, первый блок буферной памяти, информационный и адресный входы которого подключены соответственно к первому выходу коммутатора входной информации и выходу первого счетчика адреса, а выход соединен с первым информационным входом коммутаторЪ выходной информации, соединенного выходом с информационным входом блока обмена, первый выход которого подключен к первому информационному входу коммутатора входной информации, а группа выходов и rpynita информационных входов являются соответствующими группами выходов и входов устройства для подключения к группам информационно-управляющих входов и выходов ЭВМ, и формирователь импульса начальной установки, выход которого соединен с входом сброса первого триггера управления и первым входом сброса второго триггера управления, отличающееся тем, что, с целью повышения скорости обмена информацией, в устройство введены второй блок буферной памяти, второй счетчик адреса, генератор тактовых импульсов, блок дешифрации сигнала переключения блоков памяти, коммутатор адреса и обращения, блок дешифрации сигналов сброса счетчи}ков адреса, блок входных усилителей и блок дешифрации, причем второй вход

35 сброся второго триггера управления соединен с первым выходом блока дешиф рации, входом соединенного с первым выходом блока входных усилителей, второй выход которого подключен к второму информационному входу коммутатора входной информации, группа адресных входов которого соединена с выходами первого и второго триггеров управле— ния, а второй выход — с информационным входом второго блока буферной памяти, адресный вход и выход которого подключены соответственно к выходу второго счетчика адреса и второму информационному входу коммутатора выходной информации, третий и четвертый информационные входы которого подключены соответственно к выходам первого и второго счетчиков адреса, а адресный вход — к выходу первого триггера управления и разрешающему входу коммутатора адреса и обращения, ад— ресный вход которого соединен с выходом второго триггера управления, а первый и второй информационные входы — соответственно с третьим выходом блока входных усилителей и вторым выходом блока обмена, вход режима которого подключен к выходу второгб триггера управления, а вход состояния — к счетному входу первого триггера управления и выходу блока дешифрации сигнала переключения блоков памяти, группа входом которого соединена с выходами первого и второго счетчиков адреса, первого триггера управления, первым и вторым выходами блока дешифрации, выходами формирователя импульса начальной установки и генератора тактовых импульсов, счетные входы и входы сброса первого и второго счетчиков адреса соединены соответственно с первым и вторым выхо-... дами блока дешифрации сигналов сброса счетчиков адреса, группа входов которого подключена к выходам первого триггера управления, формирователя импульса начальной установки, генератора . тактовых импульсов, первому выходу блока дешифрации, третьему и четвертому выходам блока обмена, пятый и четвертый выходы которого соединены соответственно с управляющим входом коммутатора выходной информации и установочным входом второго триггера управления, а шестой. выход — с третьим входом сброса второго триггера управления и установоч.1 7

1 1004 1 ным входом первого триггера управле,ния, входы обращения первого и вro:рого блоков буферной памяти соединены соответственно с третьим и четвертым выходами коммутатора адреса и обращения, сйнхровход и вход начальной установки блока обмена содинены соответственно с выходами енератора тактовых импульсов и форрователя импульса начальной уста-. овки.

2-. Устройство по п.1, о.т л и ч а.— щ е е с я тем, что блок обмена соержит узел выходньгх усилителей, 15 руппа вьгходов которого является групой выходов блока, узел входньгх усиителей, группа входов которого явяется группой входов блока, входной оммутатор, выход которого является 2б ервым выходом блока, выходной комтатор, узел элементов ИЛИ, узел адания адреса, устройства, схему равнения адреса, шифратор байтов остояния, дешифратор команд, узел 25 оразрядного сложения по модулю два, егистр байтов состояния, узел счета бъема, узел дешифрации сигналов гоовности, регистр информации, инфорационньгй вход которого является инормационным входом блока, триггер игнала идентификации состояния, узел ,1гешифрации сигналов управления, пер: не вход и группа входов являются соответственно синхронизирующим вхо35 фом и входом режима блока, два элемента задержки, два элемента И,два

| триггера управления, элемент ИЛИ и ( лемент ПЕ, причем вход разрешения записи регистра информации соединен

4о счетным входом узла счета объема

- и первым выходом узла дешифрации сигйалов управления, вторым выходом подключенного к первому вхоцу узла выходных усилителей и первому адресному входу выходного коммутатора, вы ход и первый и второй информационные

) ходы которого соединены соответстВенно с первым входом узла элементов

ЙПИ, выходами регистра информации и 1 егистра байтов состояния, выход триггера сигнала идентификации состоя— иия соединен с вторым входом узла дешифрации сигналов управления, вторым адресным входом выходного коммутато- . ра и вторым входом узла выходных усилителей, третьим входом подключенно:г"o к выходу узла элемента ИЛИ, вто вЂ, I>ой вход которого соединен с выхо— дом узла задания апреcH устройства, вторым выходом соединенного с первым входом схемы сравнения адреса, а входом начальной установки — с входом на галькой установки блока, входами сброса регистра первого триггера управления, информации и узла счета объема., первым входом сброса триггера сигнала идентификации состояния, первым входом узла дешифрации сигналов готовности и третьим входом узла дешифрации сигналов управления, вторая группа входов ! которого соединена с группой выходов дешифратора команд, вход разрешения которого соединен с первым входом установки первого триггера управления, входами установки второго триггера и триггера сигнала идентификации состояния., вторым входом сброса подключенного к первому выходу узла счета объема, ьторой выход и группа входов пуска которого соединена соответственно с пятым выходом блока и группой выходов дешифратора команд, первый выход узла вьгходных усилителей соединен с информационными входами входного коммутатора и дешифратора команд, вторым входом схемы сравнеHHR адреса и через узел пораэрядного сложения по модулю два с первыми входами первого элемента И и шифратора байтов состояния, вторые входы которых соединены с вторым выходом узла входных усилителей„, входом идентификации команды узла задания адреса устройства, вторым входом уста- новки первого триггера управления, третьим входом сброса триггера сигнала идентификации состояния и четвертым входом узла дешифрации сигналов управления, пятым и шестым входами соединенного соответственно с выходами первого и вторсго элементов задержки, входы которых подключены соответственно к вьгходам элемента НЕ и второго триггера управления, входом сброса соединенного к выходу элемента ИЛИ, группа входов которого подключена к группе выходов дешифратора команд, третий выход узла входных усилителей и выход триггера управления соединены соответственно с первым и вторым входами второго элемента И, выход. которого через элемент

НЕ подключен к разрешающему входу входного коммутатора, группа выходов дешифратора команд соединена с тре1410041

20 тьим, четвертым и шестым выходами блока, третьим входом шифратора байтов состояния и вторым входом узла дешифрации сигналов готовности, третьим входом подключенного к выходу второго элемента задержки к четвертому входу сброса триггера сигнала идентификации состояния, четвертый вход шифратора байтов состояния является входом состояния блока, а группа выходов подключена к группе входов состояния узла задания адреса устройства, группе входов регистра байтов состояния и четвертому входу узла дешифрации сигналов готовности, 1 первая и вторая группы выходов которого соединены соответственно с груп.. пой входов tBHApBTopB To cocTo

5 яния и группой входов готовности узла задания адреса устройства, выход схемы сравнения адреса соединен

1 .с третьим входом первого элемента И, третий адресный вход выходного коммутатора соединен с входом режима

°, блока,, выход первого элемента задержки является вторым выходом блока, вход идентификации состояния узла задания адреса соединен с выходом триг15 гера сигнала идентификации состояния.

1ч 1ООч !

1 ci100 i1

1 F1004 ) 1 10() 1

Риг. 8

14 1004 1

Составитель В.Вертлиб

Редактор А.Долинич Техред А. Кравчук Корректор М.Пожо

Заказ 3482/46 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4