Устройство для формирования сигналов прерывания при отладке программ

 

Изобретение относится к вычислительной технике и может быть использовано при отладке пpoгpa м специализированных систем реального времени. Целью изобретения является сокращение времени отладки программ. Устройство для формирования сигналов прерывания при,отладке программ содержит четыре регистра 1,4,6 и 20; три схемы 2,3-и 9 сравнения; шесть элементов И 5,11,12 и 28 - 30; мультиплексор 7 адреса; два счетчика 19 и 8; мультиплексор 10 записи; блок 18 памяти; мультиплексор 21 данных; четыре элемента НЕ 22 - 25; два элемента ИЛИ-НЕ; шесть элементов 31 36задержки; четыре формирователя 37- 40 длительности. Гил. .с

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51)4 G 06 F 11/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (61) 134884 1 (21) 4095628/24-24 (22) 24.07.86 (46) 23.07.88. Бюл. У 27 (72) И.В.Бурковский, Я.М.Будовский, К.В.Богданова и И.В.Гольдберг (53) 681.3(088.8) (56) Авторское свидетельство СССР

У 962945, кл. G 06 F 11/28, 1980.

Авторское свидетельство СССР

В 1348841, кл. G 06 F 11/28, 1986, (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ

СИГНАЛОВ ПРЕРЫВАНИЯ ПРИ ОТЛАДКЕ

ПРОГРАММ (57) Изобретение относится к вычислительной технике и может быть ис„„SU„„1411755 A 2 пользовано при отладке программ специализированных систем реального времени. Целью изобретения является сокращение времени отладки программ.

Устройство для формирования сигналов прерывания при отладке программ содержит четыре регистра 1,4,6 и 20; три схемы 2,3.и 9 сравнения; шесть элементов И 5,11,12 и 28 — 30; мультиплексор 7 адреса; два счетчика 19 и 8; мультиплексор 10 записи; блок

18 памяти; мультиплексор 21 данных; четыре элемента HE 22 — 25; два элемента ИЛИ-НЕ; шесть элементов 31

36 задержки; четыре формирователя

37 — 40 длительности. 1 ил.

1411755

Изобретение относится к вычислительной технике, может быть использовано при отладке программ специализированных систем (СЦВС) реального времени и является усовершенствованием устройства по авт. св.

¹ 1348841.

Цель изобретения — сокрашение времени отладки программ.

На чертеже представлена схема устройства для формирования сигналов прерывания при отладке программ.

Устройство содержит первый регистр 1, первую 2 и вторую 3 схемы . сравнения, второй регистр 4, первый элемент И 5, четвертый регистр б, мультиплексор 7 адреса, второй счетчик 8, третью схему 9 сравнения, мультиплексор 10 записи, второй ll и шестой 12 элементы И, второй выход

l3 прерывания, адресный вход 14, вход 15 строба адреса, вход 16 на". чальной установки, первый вход 17 установки режима, блок 18 памяти, первый счетчик 19, третий регистр

20, мультиплексор 21 данных, первый

22, второй 23, третий 24 и четвертый

75 элементы НЕ, первый 26 и второй

27 элементы ИЛИ-НЕ, третий 28, четвертый 29 и пятый 30 элементы И, первый Çl второй 32, третий ЗЗ, четвертый 34, пятый 35 и шестой 36 элементы задержки, первый 37, второй 38, . третий 39 и четвертый 40 формирователи длительности, второй вход 14 .установки режима, вход 42 строба данных, вход 43 pàííûê и первый выход

44 прерывания. .Работа устройства начинается с установки исходных данных в региСтры

1,4 и.б и счетчик 19 и разметки блока 18 памяти. На регистрах 1 и 4 устанавливаются верхняя и нижняя граница области памяти ЭВИ, отведен-, .ной для хранения команд, на регистре б — начальный адрес отлаживаемой программы, а на счетчике 19 — начальный адрес блока 18. Загрузка резисторов 1,4 и 6 может выполняться с лицевой панели устройства или в простейшем варианте они могут быть выполнены в виде тумблерных наборников на лицевой панели устройства.

В режиме загрузки исходных данных на первом выходе 17 установки режима устанавливается на уровень логического "0", а на втором входе 41 установки режима — уровень логической

"1", что соответствует режиму записи в блок 18 и вводу начального адреса программы в счетчик 8.

С входа 17 устройства на управляющие входы мультиплексоров 7 и 10 поступает управляюший потенциал, соответствующий вводу начального адреса с регистра 6 через мультиплексор 7 в счетчик 8 под управлением сигнала, поступаюшего с входа 16 устройства через мультиплексор 10 на установочный вход счетчика 8, Одновременно сигнал с входа 16 устанавливает счетчик 19 в начальное (нулевое) состояние. На входы 43 и 42 устройства подаются от внешнего устройства соответственно данные для записи в блок 18 памяти и сопровождаюший их строб данных. Строб данных через элемент И 29 проходит на уста" новочный вход мультиплексора 21, разрешая прохождение данных с входа 43 устройства через мультиплексор 21 на вход регистра 20. Кроме того,,сигнал с выхода элемента И 29 после формирования по длительности формирователем 37 через второй элемент ИЛИНЕ 27 поступает на тактовый вход регистра 20, осушествляя занос в регистр данных с входа 43 устройства.

Сигнал с выхода формирователя 37 после задержки на элементе 33,, необходимый для обеспечения записи дан-. нык в регистр 20, формируется по длительности на формирователе 40 и через элемент НЕ 24 поступает отрицательным сигналом на режимный вход записи блока 18. Одновременно сигнал

40 с выхода формирователя 40 после задержки на четвертом элементе 35 задержки на время, определяемое требованиями временной диаграммы блока 18 памяти, через первый элемент ИЛИ-НЕ

26 .отрицательным сигналом поступает на вход опроса блока 18 памяти.

В результате сигнальв на входах опроса и записи обеспечивают запись данных с регистра 20 по адресу, установленному на счетчике 19., При этом сигнал с выхода элемента 35 задержки после задержки на четвертом элементе 34 задержки на время, необходимое для записи информации в блок

18 памяти, через четвертый элемент

HE 25 поступает на счетный вход счетчика 19, увеличивая его содеряммое вв вв на 1, таким образом подготавливая

I если текущий адрес находится в зоне адресов, ограниченной регистрами 1 и

4, что соответствует считыванию команды.

Одновременно с этим текущий адрес сравнивается с содержимым счетчика 8 °

В случае равенства этих значений с выхода схемы 9 сравнения на третий вход элемента И 11 поступает запреща- ющий потенциал, блокирующий появление сигнала ча его выходе. При этом по заднему фронту строба адреса с входа 15 устройства через элемент

И 12 поступает на счетный вход счетчика 8 и увеличивает его содержимое на +2 (для ЭВИ "Электроника 60")..

При несовпадении текущего адреса на первых входах схемы 9 сравнения с текущим содержимым счетчика 8 схема

Ъ

9 сравнения вырабатывает разрешающий потенциал, Таким образом, на всех входах элемента И ll присутствуют разрешающие сигналы и на выход элемента И 11 проходит положительный сигнал, поступающий одновременно через мультиплексор 10 на установочный вход счетчика 8 и через элемент 36 задержки на второй вход элемента

И 30.

В результате в счетчик 8 через мультиплексор 7 заносится новое значение, соответствующее значению текущего адреса на входе 14 устройства, которое далее по заданному фронту

35 строба адреса увеличивается на +2.

После этого значение счетчика 8 соответствует адресу следующей команды.

При считывании операнда на выходе элемента 5 присутствует запрещающий потенциал, блокирующий элементы. И.11 и 12, текущие значения счетчика 8 не изменяются и на выходе элемента И 11 и соответственно на втором входе элемента И 30 и выходе 13 прерывания устройства присутствует запрещающий потенциал. код адреса блока 18 к приходу следующих данных на вход 43 устройства, Последовательно записывая данные .в блок 18 памяти, например единицу в выделенный разряд, с входа 43 устройства по стробу с входа 42 по адресам, совпадаюшим.с адресами отлаживаемой программы, в которых при наличии адресного перехода требуется реализация прерывания, осуществляется разметка блока 18 памяти. После заноса исходных данных и разметки блока 18 памяти изменяют управляющие сигналы на первом 17 и втором 41 входах установки режима, На входе 17 ус танавливают потенциал высокого уровня ("1"), на выходе 41 — потенциал низкого уровня ("0"), что соответствует режиму отладки программ и считывания из блока 18 памяти.

В результате информационные входы счетчика 8 через мультиплексор 7 подключаются к адресным входам 14 устройства, а установочный вход счетчика 8 через мультиплексор.10— к выходу второго элемента И 11, разрешается прохождение строба адреса с входа 15 устройства через четвертый элемент И 28, подается потенциал низкого уровня на второй установочный вход мультиплексора 21 данных с выхода пятого элемента И 29, запрещающий прохождение данных с входа 43 устройства через мультиплексор 21.

Через второй элемент НЕ 23 подается на первый установочный вход мультиплексора 21 потенциал, разрешающий прохождение информации с выхода блока 18 памяти через мультиплексор 21 данных на регистр 20.

ПОсле запуска программы при появлений на входах 41 устройства кода адреса в сопровождении строба адреса на входе 15 производится его анализ на принадлежность полю адресов ПЗУ, т.е. определяется считывается ли в данный момент команда или операнд.

Текущий адрес с входов 14 устройства поступает на первые входы схем

2 и 3 сравнения. На выходе схемы 2 сравнения присутствует положительный потенциал, если текущий адрес меньше адреса верхней границы, установленного на регистре 1, а на выходе схемы

3 сравнения, — если больше адреса нижней границы, зафиксированного на регистре 4. На выходе элемента И 5 присутствует положительный потенциал, Сигнал на первом входе элемента

И 30 формируется следующим образом.

Строб .адреса с входа 15 устройства через элементы И 28 и НЕ 22 по1 ступает на тактовый вход четвертого регистра 19, занося в него адрес с адресного входа 14 устройства. Потенциал низкого уровня с выхода элемента

И 29 через формирователи 37 и 40 и элемент 33 задержки поступает на вход элемента НЕ 24 и после инвертирова1411755 вания информации из блока 18 памяти на первый вход элемента И 30.

Формула изобретения

Составитель И. игалов

Техред М.Дидык Корректор В, Гирняк (Редактор П. Гереши

Заказ Збб3/45

Тираж 704

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 ния передается на вход записи блока

18 памяти.

Положительный сигнал с выхода элемента И 28 задерживается на эле5 менте 31 задержки на время, необхо, димое для записи в счетчик !9 адреса с входа 14 устройства, и после формирования по длительности на формирователе 38 через элемент ИЛИ-НЕ

26 отрицательным импульсом поступает ,на вход опроса блока 18 памяти, Со четание потенциала высокого уровня ( на входе записи и отрицательного сигнала на входе опроса блока 18 па,мяти соответствует режиму считывания информации иэ блока 18 памяти на ,первый информационный вход мульти" ! плексора 21. Так как на первом уста(ноночном входе мультиплексора 21 в ,режиме считывания присутствует ( разрешающий потенциал, информа ция проходит через мультиплек, | op 21 на вход регистра 20. При этом ( сигнал с выхода элемента И 28 задер- 25 кивается элементом 32 задержки на стремя, необходимое для считывания информации из блока 18 памяти, формиру,ется по длительности на формиронате1пе 39 и через элемент ИЛИ-HF. 27 поступает на тактовый вход регистра. 20, обеспечивая занос в него информации чз блока 18 памяти.

Если по адресу, присутствующему на адресном нходе 14 устройства, из

35 определенного разряда блока 18 памя1ги н регистр 20 и далее на первый

9ход элемента И 30 поступает "I" (занесенная по указанному адресу в режиме разметки блока 18 памяти), то, 1 ри появлении сигнала на втором входе элемента И 30 на цыходе 44 устройства появляется сигнал прерывания.

При. этом элемент 36 задержки обес:печивает задержку сигнала на втором

: яходе элемента И 30 на время считыУстройство для формирования сигналов прерывания при отладке программ по авт. св. В 1348841, а т л и ч аю щ е е с я тем, что, с целью сокращения времени отладки программ, н устройство введены четвертый регистр, второй счетчик, третья схема сравнения, шестой элемент И, мультиплексор адреса и мультиплексор записи, причем выход четвертого регистра соединен с первым информационным входом мультиплексора адреса, адресный вход устройства соединен с входом первого сравнинаемого числа, третьей схемы сравнения и с вторым информационным входом мультиплексора адреса, выход которого соединен с информационным входом второго счетчика, первый вход установки режима устройства соединен с управляющими входами мультиплексора адреса и мультиплексора записи, выход которого соединен с установочным входом второго счетчика, выход которого соединен с входом второго сравниваемого числа третьей схемы сравнения, выход которой соединен с третьим входом второго элемента И, выход второго элемента И является вторым выходом прерывания устройства и соединен с первым информационным входом мультиплексора записи, вход начальной установки устройства соединен с вторым информационным входом мультиплексора записи, выход первого элемента И соединен с первым входом шестого элемента И, выход которого соединен со счетным входом второго счетчика, вход строба адреса устройства соединен с вторым нходом шестого элемента И.