Устройство для вычисления систем булевых функций

 

Изобретение относится к автоматике и вычислительной технике и - предназначено для вычисления значений систем булевых функций на наборе двоичных переменных. Целью изобретения является сокращение аппаратурных затрат за счет сокращения объема программной памяти. Поставленная цель достигается тем, что устройство для вычисления систем булевых функций содержит с первого по Ь-й входы 1 переменных, где b - число переменных вычисляемой системы булевых функций, блок 2 выборки, информационные входы 3 блока выборки, выход 4 блока выборки, накапливающийсумматор 5, управляющий вход 6 накапливающего сумматора, выход 7 накапливающего сумматора, блок 8 постоянной памяти, выход 9 блока постоянной памяти, регистр 10 команд, первый 11 и в горой 12 выходы регистра команд, блок 13 управления,вход 14 записи регистра команд, третий выход 15 регистра команд, регистр 16 сдвига, входы записи 17 и сдвига 18 регистра сдвига, четвертый выход 19 регистра команд, вход 20 запуска устройства , выход 21 признака конца вычислений системы булевых функций. 4 ил., 1 табл . € (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (И) (51) 4 G 06 F 15/20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4168934/24-24 (22) 13. 11.86 (46) 23.07.88. Бюл. 11- 27 (72) С.Л.Беляков и М,Л.Белякова (53) 681.3.06(088.8) (56) Амбарцумян А.А., Потехин А.И. и Запольский E.Н. Программируемые логические контроллеры и их применение. — Измерение, контроль, автоматизация, 1979, 11 40 (20), с.25-33.

Информационные системы: Табличная обработка информации. / Под ред.

Е.П.Балашова и В.Б.Смолова. Л.: Энергоатомиздат, Ленингр. отд. 1985, с. 74. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СИСТЕМ БУЛЕВЫХ ФУНКЦИЙ (57) Изобретение относится к автоматике и вычислительной технике и предназначено для вычисления значений систем булевых функций на наборе двоичных переменных. Целью изобретения является сокращение аппаратур\ ных затрат за счет сокращения объема программной памяти. Поставленная . цель достигается тем, что устройство для вычисления систем булевых функций содержит с первого по Ь-й входы 1 переменных, где Ь вЂ” число переменных вычисляемой системы булевых функций, блок 2 выборки, информационные входы 3 блока выборки, выход 4 блока выборки, накапливающий . сумматор 5, управляющий вход 6 накапливающего сумматора, выход 7 накапливающего сумматора, блок 8 постоянной памяти, выход 9 блока постоянной памяти, регистр 10 команд, первый 11 и в горой 12 выходы регистра команд, блок 13 управления, вход

14 записи регистра команд, третий выход 15 регистра команд, регистр 16 сдвига, входы записи 17 и сдвига 18 регистра сдвига, четвертый выход l9 регистра команд, вход 20 запуска устройства, выход 21 признака конца вычислений системы булевых функций.

4 ил., 1 табл. 1411769

Изобретение относится к автоматике и вычислительной технике и пред-! назначено для вычисления систем булевых функций.

Цель изобретения — сокращение аппаратурных затрат.

На фиг.i изображена схема устройства; на фиг.2 — схема блока выборки; на фиг.3 — схема алгоритма работы 10 блока управления; на фиг.4 — схема вычисления системы булевых функций, Устройство содержит с первого по

Ь-й входы переменных вычисляемой системы булевых функций, блок 2 выборки, информационные входы 3 блока выборки, выход 4 блока выборки, накапливающий сумматор 5, управляющий вход

6 накапливающего сумматора, выход 7 накапливающего сумматора, блок 8 постоянной памяти, выход 9 блока постоянной памяти, регистр 10 команд, первый 11 и второй 12 выходы регистра команд, блок 13 управления, вход

14 записи регистра команд, третий вы-25 ход 15 регистра команд, регистр 16 сдвига, входы записи 17 и сдвига 18 регистра сдвига, четвертый выход 19 регистра команд, вход 20 запуска устройства, выход 2 1 признака конца вычислений системы булевых функций. Блок

2 выборки содержит счетчик 22, узел

23 постоянной памяти и мультиплексор 24.

На хеме работы блока управления обозначены следующие микрооперации и признаки: Р1 — содержимое разряда регистра 10 команд, соединенного с выходом 11; Р2 содержимое разряда ргистра 10 комайд, соединенного с выходом 12; А1 — микрооперация установки в начальное состояние блока

2, сумматора 5 и установка признака отсутствия результата на выходе 21;

А2 — микрооперация записи содержимо- 45 го блока 8 памяти в регистр 10 команд; АЗ вЂ” микрооперация выбора очередной обрабатываемой переменной и подачи ее на выход 4; А4 †микрооперация записи в регистр 16 сдвига;

A5 — микрооперация суммирования текущего содержимого накапливающего сумматора и числа, указываемого на выходах 19 регистра 10 команд; А6 микрооперация установки признака готовности результата на выходе 21;

А7 — микрооперация записи информации в накапливающий сумматор 5; AS — микрооперация сдвига регистра 16 сдвига; A9 — микрооперация увеличения на единицу содержимого накапливающего сумматора.

Устройство работает следующим образом.

В исходном состоянии на входы 1 поданы значения входных переменных (например, от внешних регистров).

Работа устройства начинается с подачи импульса запу"..ка на вход 20, по которому блок управления устанавливается в начальное состояние, начиная затем обработку алгоритма управления. В соответствии со схемой алгоритма (фиг.3) на соответствующие входы 3 и 6 подаются сигналы начальной установки блоков 2 и 5, устанавливается признак отсутствия результата на выходе 21. Блок 8 памяти используется только в режиме считывания, поэтому через время, необходимое для установки значений на выходах 7 и 9, выдается сигнал записи в регистр 10 команд. Пара разрядов Рl и Р2, соединенных с выходами 11 и 12,интерпре-. тируется следующим образом:если Р1=1

= Р2 = О, то выполняется обработка следующей переменной; если Рl = О, Р2 = 1, то выводится промежуточный результат вычисления; если Рl = 1, Р2 = О, то выполняется безусловный переход; если Рl = 1, Р2 = 1, то инициируется останов устройства.

При обработке следующей переменной. в регистре 10 команд содержится информация для формирования адреса ус" ловного перехода по значению следующей переменной (в разрядах, соединенных с выходами 19) . Микрооперация

А3, инициирует подачу на выходы 4 значения обрабатываемой переменной. В общем случае логические переменные могут быть многоэначными, т.е. блок

2 имеет в общем случае более одного выхода. Поясним его работу. Счетчик

22 предназначен для последовательного воспроизведения адресов узла 23 памяти (работающего только на считывание), содержимое соответствующих ячеек которого равно номеру входов, которые с помощью мультиплексора 24 подключаются на выходы 4. При подаче управляющего сигнала на счетный вход счетчика 22 (начальное состояние установлено по второму управляющему входу) после окончания переходных процессов в узле памяти и мультиплек1411769 разбита на две

У2 У4 f

У(» У2» Ур» Ур» У группы у » у» и вычисления исходной системы должны быть обработаны две последовательности переменных х,, х, х и

1 . х, х, х4, х g . Таким образом, узел 23 памяти содержит в семи последовательных ячейках, начиная с ячейки с нулевым адресом, числа 1, 2, 5, 2, 3, 4, 5. Полагая, что программа вычисления расположена с нулевого адреса, содержимое памяти изображают таблицей. В каждой ячейке первый и второй разряды содержат признаки Р1 и Р2, а в третьем разряде указывается значение промежуточного результата. Знаком "-" обозначены несущественные состояния ячеек памяти.

Примем, что адрес блока 8 памяти шестираэрядный и выход 4 соединен с младшим разрядом адреса (обработка ведется по одному биту). соре на выходах 4 устанавливается значение переменной.

Информация с линий 4 и 19 микрооперацией А7 записывается в накапливающий сумматор 5, содержимое которого представляет собой адрес следующей команды.

Если на регистре команд находится команда вывода промежуточного результата, на выходе 15 находится значение этого промежуточного результата. Микрооперациями А4, А8 промежуточный результат записывается в регистр 16 сдвига, микрооперацией А9 подготавливается адрес следующей по порядку команды.

При безусловном переходе микрооперацией А7 выполняется сложение текущего содержимого накапливающего сумматора и константы, указываемой в

1разрядах» соединенных с выходами 19.

Результат является адресом следующей команды.

При инициировании останова устройства, означающего, что вычисления закончены, устанавливается признак готовности результата, и блок управления переходит в конечное состояние.

Результат вычисления находится в регистре 16 сдвига.

Рассмотрим работу устройства на примере системы булевых функций, схема вычисления которой показана на фиг.4. Исходная система функций

При х О х 1 х 1 х

О, хф = О. Поскольку блоки 2 и 5 установлены в "О", на выход 4 подается значение х < = О, Тогда сформн руется адрес 00000000 „ и на регистре 10 команд прочитан код из соответствующей ячейки (таблица) . Поскольку Р1 = P2 = О, происходит об10 работка следующей переменной: на выход 4 подается x2 = 1, формируется адрес 000011 = 3 o . Далее формируется адрес 001000 = 8,О . В этой ячейке — команда безусловного перехода, 15 указывающая смещение на четыре ячейки, т.е. на 12-ю ячейку. Здесь содержится результат в двух последовательных ячейках с адресами 12,р. и

13,, который сохраняется в регист20 ре 16 сдвига. Далее следует команда безусловного перехода на ячейку с адресом 20ю . Обработка х = 1, Хф

1, Х = "- — это переходы в ячейки с адресами 23,, 29 <р, 34,0, 25 44,р . В ячейках 44ю» 45 <а» 46»о»аходится результат, в ячейке 47(o команда останова. Таким образом, в регистре сдвига находится результат (1, 1, 1, 0, 0 » которому соответ»Î стнуют функции (у, т, у, у, v 1 г э 4

Формула изобретения

»

Устройство для вычисления систем

З5 булевых функций, содержащее блок управления, блок постоянной памяти, регистр команд, причем вход запуска устройства подключен к входу запуска блока управления, первый выход кото40 рого подключен к выходу признака конца вычислений системы булевых функций устройства, второй выход блока управления подключен к входу записи регистра команд, первый выход которого

45;подключен к первому входу признака условных переходов блока управления, выход блока постоянной памяти подключен к информационному входу регистра команд, о т л и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, в него введены блок выборки, накапливающий сумматор и регистр сдвига, причем с первого по Ь-й входы переменных устройства, 55 где Ь вЂ” число переменных вычисляемой системы булевых функций, подключеньt соответственно к информационным входам с первого по Ь-й блока выборки, выход которого подключен к первому

1411769

Содержимое ячейки

Адрес ки 1 2 3 4 5 6 7

О О 0 1

О О О

О О О О 0 1 О

О О 0 О 0 1 1

О О О О 1 О О

О О О О 1 О 1

О О 0 О 1 О 1

1 О 0 О 1 1 О

1 О 0 1 О 0 О

1 О 0 0 1 0 0

1 0 0 1 О 0 1

1 О О 1 О 0 О

0 О О 1 О О

13

О 1 1

1 О О О 1 1 0

0 1 О информационному входу накапливающего

| сумматора, выход которого подключен к адресному входу блока постоянной памяти, второй выход регистра команд подключен к второму входу признаков условного перехода блока управления, третий выход регистра команд — к информационному входу регистра сдвига и второму информационному входу накапливающего сумматора, четвертый выход регистра команд — к третьему информационному входу накапливающего сумматора, третий и четвертый выходы блока управления подключены соответственно к первому и второму управляющим входам блока выборки, пятый выход блока управления — к еинхровходу накапливающего сумматора, шестой и седьмой выходы блока управления — соответственно,к входам записи и сдвига регистра сдвига, при этом блок выборки содержит счетчик, узел постоянной памяти и мультиплексор, причем с первого по Ь-й информационные входы блока выборки подключены соответственно к информационным входам с первого по

Ъ-й мультиплексора, выход которого подключен к выходу блока выборки, первый и второй управляющие входы блока выборки подключены соответственно к счетному и информационному входам счетчика, выход которого подключен к адресному входу узла постоянной памяти, выход которого подкдечен к управляющему входу мультиплексо— ра, 1411769

Продотпкение таблицы

О 1

1 О 0 0 О 1 1

0 1 1

О 1 О

19

О О О 1 О 1 1

0 О О 1 1 О О

0 0 0 1 1 0 1

22

О О О 1

1 1 О

О О О 1 1 1 О

О О О 1

1 1 1

0 О 1 О 0 О 0

0 О, 1 О О О 0

О 0 1

О

О О 1

О. 0

О 1 О

О О 1 О

О О 1 О

31

33

35

36! 1 1 О

1 О

1 . О О 1 0 1 О

1 0 О 1 1 О О

39

0 1 О

О 1 О

41

О О 1 О О 1 1

1 О О 1 О 0 О

:1 О О 0 1 1

1 О О 1 О 1 0

1 О 0 1 1 0 1

1 О О О 1 0 О I4 11769

0 1 0

0 1 0

0 1 0

0 1 1

0 1 0

0 1 1

45

47

51

1 1

Продолжение таблицы

1i! 1769 фиг. Я