Запоминающее устройство с самоконтролем

 

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть применено при конструировании резервированных ОЗУ и ПЗУ.. Цель изобретения - ловышение надежности устройства . Устройство состоит из несколь

СОКИ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„411 5 А1 (51)4 С 11 С 29 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

Il0 ДЕЛАМ ИЭОБРЕТЕНИЙ И OTHPblTHA (21) 4100962/24-24 (22) 05.08.86 (46) 23.07.88. Бюл. У 27 (72) P.Е.Глух и Н.А.Шубина (53) 681.327 (088.8) (56) Авторское свидетельство СССР, Ф 972595, кл. G 11 С 29/00, 1981.

Авторское свидетельство СССР

У 972600, кл. G 11 С 29/00, 1981. (54) ЗАПОМИНАКЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ (57) Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть применено при конструировании резервированных ОЗУ и ПЗУ. Цель изобретения - .повышение надежности устройства. Устройство состоит из несколь141 ких секций 1, каждая из которых содержит регистр 2 адреса с адресными входами 3, дешифраторы 4 и 5, входящие соответственно в первый б и второй 7 блоки памяти, регистр 8 слова с информационными входами 9 и выходами 10; элементы ИЛИ 11, сумматоры 12, 13 и 14 по модулю два, две группы элементов И 15, 16 два элемента

НЕ 17, 18 и элемент И 19 с выходом ,20. Информация одновременно записыва1835 ется в блоки 6 и 7. Считанная информация проверяется на четность с помощью сумматоров 12-14. В зависимости от результата контроля в регистр 8 записывается информация из того блока 6 или 7 памяти, в котором нет сбоев нли отказов. При наличии сбоя или отказа. в одних и тех же ячейках обоих блоков 6 и 7 памяти на выход 20 выдается сигнал о недостоверности информации. 1.ил.

Изобретение относится к вычислительной технике и может быть применеI но при конструировании резервированных ОЗУ и ПЗУ.

Цель изобретения — повышение на" дежности устройства.

На чертеже изображена функциональная схема предложенного устройства.

Устройство может быть разделено на .несколько секций 1, каждая из ко- 10 торых содержит регистр 2 адреса .с адресными входами 3, первый 4 и второй 5 дешифраторы, входящие соответ. ственно в первый б и второй 7 блоки памяти, регистр 8 слова с информаци- 15 онными входами 9 и выходами 10 элеЭ менты ИЛИ 11, первый 12, второй 13 и третий 14 сумматоры по модулю два, первую 15 и вторую 16 группы элементов И, первый 17 и второй 18 элемен- 20 ты НЕ и элемент И 19 с выходом 20.

В качестве блоков 6 и 7 памяти могут быть применены либо блоки ОЗУ, либо блоки ПЗУ. Устройство работает следующим об- .25 разом.

Информация одновременно записывается и считывается с обоих блоков 6 и 7. Один разряд всех ячеек обоих блоков 6 и 7 является контрольным и 30 в него записывается (или заранее заносится при программировании в случае выполнения блоков 6 и 7 ПЗУ) сумма по модулю два содержимого всех разрядов данной ячейки. При каждом чтении информация, считанная из каждого блока 6 и 7, проверяется на четность. В зависимости от результата проверки в регистр 8 записывается содержимое ячейки из первого б нли второго 7 блока памяти. Таким образом осуществляется исправление информации.

Обращение к ячейкам накопителей

6 и 7,осуществляется по адресу, заданному в регистре 2 после дешифрации его на дешифраторах 4 и 5.

При записи информация по входу

9 поступает на регистр 8, с которого передается на информационные входы

)блоков 6 и 7 и на входы сумматора 12.

Сумма по модулю два содержимого всех разрядов информации с выхода сумматора 12 поступает на контрольные входы блоков 6 и 7.

При чтении информация с информа-, ционных и контрольного выходов блоков 6 и 7 поступает на входы соответственно сумматоров 13 и 14, а с информационных выходов блоков 6 и

7 — соответственно на входы элементов И 15 и 16. При правильной работе, например, блока 6 с выхода сумматора 13 на входы элементов И 15 поступает сигнал, разрешающий передачу информационного слова из блока

6 через элементы ИЛИ 1 1 в регистр 8.

В противном случае с выхода сумматора 13 через элемент НЕ 17 на входы элементов И 16 поступает сигнал, разрешающий передачу информационного слова из блока 7 в регистр 8.

Таким образом, при каждом обращении к устройству при наличии сбоя или отказа конкретной ячейки блока 6 на выход.10 устройства информация поступает с аналогичной ячейки блока

7. При этом при наличии сбоя или от11835

Запоминающее устройство с самоконтролем, содержащее первый и второй блоки памяти, регистр слова, первый сумматор по модулю два, элементы ИЛИ, элемент И и регистр адреса, выходы которого подключены к адресным входам первого и второго блоков памяти, информационные входы которых соединены с первым выходом

Составитель Т.Зайцева

Редактор С.Патрушева Техред N.Дидык Корректор О.Кравцова

Заказ 3661/49 Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

3 14 каза блока 6 или блока 7 сигнал с выхода соответствующего из сумматоров 13 или 14 через элементы НЕ 17 или 18 поступает соответственно на первый или второй вход элемента

И 19. При.одновременном сбое или отказе в обоих блоках 6 и 7 по одноименному адресу на выходе 20 появляется сигнал о недостоверности информации на выходах 10 устройства.

При большой разрядности.. например при построении многоразрядных ПЗУ микрокоманд на интегральных микросхемах, имеющих ограниченное количество разрядов, такие ЗУ секционированы и число секций 1 равно отношению общей разрядности ЗУ к разрядности одНой секции. В этом случае построение каждой секции 1 по предлагаемой схеме позволяет резко повысить надежность ЗУ, так как в каждой секции по каждому адресу возможно независимое переключение ячеек блоков 6 и 7, чем обеспечивается поэлементное резервирование ячеек ЗУ, содержащего комплект блоков 6 и 7, и тем самым повышение надежности устройства, в том числе при построении ПЗУ, Формула изобретения

1 регистра слова, разряды первого информационного входа которого подключены к выходам элементов ИЛИ, вторые

5 информационный вход и выход регистра слова являются информационными входом и выходом устройства, о т— л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства., в него введены второй и третий сумматоры по модулю два, первый и второй элементы НЕ, первая и вторая группы элементов И, выходы которых подключены соответственно к входам элементов- ИЛИ, причем контрольные выходы первого и второго блоков памяти соединены соответственно с первыми входами второго и третьего сум-. маторов по модулю два, вторые входы которых подключены соответственно к информационным выходам первого и второго блоков памяти и первым входам элементов И соответственно первой и второй групп, выходы второго

25 сумматора по модулю два соединены с вторыми входами элементов И первой Ф группы и входом первого элемента

НЕ, выход которого подключен к вторым входам элементов И второй группы и первым входам элемента И, второй вход которого соединен с выходом второго элемента НЕ, вход которого подключен к выходу третьего сумматора по модулю два, контрольные вхо-

35 ды первого и второго блоков памяти соединены с выходом первого сумматора по модулю два, входы которого подключены к одним из выходов регистра слова, выход элемента И являет40 ся ВыхОдОм сигнала недостоверности информации устройства.