1С Я М "sé = 0 (23)
Сравнивая свободные коэффициенты уравнений (22) и (23), получаем
20 х -.х а + Ч(а -а ) о о. 1 3 2
- e(a -a„) (24)
Преобразуем уравнение (23), ис,пользуя функцию Ч{г)
248 b, y® Ь,.Ь< ц b,.ü у ь)
30 с Ь<+Ьо+ (ф Ьс)+ Ч(2ф-Ь1-Ьс Ч(ф Ье))
=О
Ф откуда Ъ, +- Ъо + +(f b ) + 1Р(2 -Ъ,—
Ъ,-Ч(-bo) ) сс, так как d, = Оэ, причем +а ое. Тогда
Ч (2ф-Ъ -Ъ - f(f-Ъо) ) (25) Функция 9(z) 1 + i4 обладает
z следующими необходимыми далее свойствами. если Р(г) - у, то г - Ч(у) 3
y{z) — Ч(-г) = z. Введем фу!акцию
f(z) г + 1)(z) (26) В табл. 1 приведены значения функций 9{z) и f(z) для поля GF(2 ), примитивный элемент 1ькоторого является корнем неприводимого многочлена степени m = 4 f{x) = х + 4 + х + 1, Каждому значению функции f(z) со- . ответствуют два аргумента z (табл. 2) °
Таблица 1
7 1411981
Продолжение табл.1 а э !
4- b,+ -b.;×(-Ь,) - p и с учетом второго свойства функции
ОО1О
1ООО
1010
OOll
»1О
ОО1О
b, — (V (bo-f) - 01
О1ОО
О101
ООО1
b» - bo + Ь, - + М (Ь; ) - 0 и, вводя функцию f(z) (26), получаем
f(b - ) - Ь, - Ь, (27) Оl О1
1О1О
0000
О1ОО
11О1
0»0 м
О»1
1ОО1
ООО1
Пример. Решить квадратное уравнение в поле GF (2 ) 1010
0010
1ООО
0001
0111
1001
0101
1010
0000
Из (24) b» х, = 11; bo xo x»
7 - 11 11; f (l l-.f) 11-11 = О
В соответствии с табл. 2 11
25 15, 10((, ll 10=1и
11 - 5 6.
Условием появления двух ошибок в информационной части является а, Фь»Ф дФ b
З0 3. Если синдром ошибки по g-у про" верочному символу Ь =»о, то при do=
=© и (или) о = вычиспение Ь, и Ь„ осуществляется по формулам (24).
4» Если ь,= оа, то из (20) ю ° -у; —, - = Ш или х а "a,) &а+ bg
Ы У-,4 «» или х =Ь-Ь
o t 3 Ф.э
1000
1100
1011
1000
1011
1100
1101
0100
0110
0010
0011
0000
Г 1
1010
0101
0000
40 откуда с учетом (7) Ь, ** а ; b, х - аз °
5. Если 4 = то из (20) х aа»+ьз 4,ь
15 . -„-К;,-= ИПИ о= з- а 43
»»,»ю 4»4 или х 4-2ь + з.
+ oâ
1001
01 I l
0001
1110
00ll
0010
0100
»0l
0»0
0101
0100
0001
10»
»00
1000
50 откуда с учетом (7) Ь х - а ;
Ьр а,.
Исправление ошибок по пп. 2 - 5, аналогично п. 1 и осуществляется по формуле (9) для ф, и f позиций по55 следовательно (f»С $g) °
6. Если одна ошибка в информационной части, а вторая — впервом проверочном символе (1с ), то в соответствии с условием (8) 0010
1000
)010
1»1
0000
f(z) И, вд
В обеих таблицах запись il ll эквивалентна записи
Учитывая, что 9(© ) - О, переписываем уравнение (25) г - Ь,-Ь.-V(y-ь.) О - ь, - v(b.- ) - о.!
l4ll98I
=Ь -Ь =Ь -Ь.+8. о
1 аг = 6 - 6, = Ь ->g
Ьйе и в1 = Ь1-Ьо аг = a" 4 ь Ь Ь Ь
Вариант
0 0 0 0
a„= аг= аЗ
Одна ошибка
Две ошибки (общий случай) 0000
Две ошибки (д = с
mrs () z eo
0 0 э 1 3
000 во втором проверочном символе
0 00 а,+ а = д -Ь, Ф в третьем проверочном символе
0 0 0 аз+ аз= ьэ- д,; а а а,=а,а14а>
1 1 1 1
Ошибок нет
11 11
Р д, фю> д. = с с> г э и и
У У 1 не определено. з 3 3
7. Если одна ошибка в информационной части, а вторая — во втором проверочном символе, то откуда а + а = Ь - ho а41 аз» э 3
При этом в п. 4 а, + а Ф Ь вЂ” bo г
8. Если одна ошибка в информационной части, а вторая — в третьем про-, верочном символе, то
Две ошибки (Ь,= ) 0 1 О 0
Две ошибки (Ь = с» ) 0 0 1 0
Одна ошибка в информационной части, а вторая: в первом проверочном символе в четвертом проверочном символе 0 0 0 откуда а + а э з
5 а,фаэ,)=а э
9. Если одна ошибка в информационной части, а вторая — в четвертом проверочном символе, то а э! аз, е
)=а; а =а
Исправление ошибки в информацион15 ной части по пп. б — 9 закхпочается в нахождении номера ошибочной поэиции
"(= аэ для пп. б и 7 и )- "а для ! пп.. Я и 9) и определении правильного символа ky по формуле (1!).
20 10. Если при хранении или передаче информации ошибок нет, то все синдромы равны
Все укаэанные варианты сведены в табл. 3.
Ф
Таблица 3 а а э а
Ф
a,+a ) Ь -д, а + аэ 4 Ьэ-b
ll 14
Устройство работает следующим образом.
При поступлении сигнала "Пуск" на элемент И 128 блока 8 управления тактовые импульсы с входа 12 начинают поступать на вход счетчика 104 и на тактовый выход блока 1 (регистра), который начинает пропускать блоки кодовых слов по (2 + 3)-разрядных символов в каждом блоке. Первые m тактов следует нулевой цикл, в течение которого заполняются первые ш разрядов регистра блока 1, В следующем первом цикле (вторые
m тактов} по сигналам p (j = О, 1, 2, 3), поступающим на входы 27 формирователей 2 - 5, производится перепись первого (k,) символа с первых ш разрядов регистра блока 1 на регистры 15 формирователей 2 - 5, а затем его сложение с "нулем" входов 26 на сумматоре 20 (так как в формуле (2) i = О) и запись результата в буферный регистр 16 по сигналам поступающим на входы 28 формирователей 2-5. Затем на вычитателях 22 осуществляется вычитание содержимого регистров 16 (k,) из содержимого регистров 18 (— отсутствие информации). Результат вычитания () поступает на преобразователи 23, работаю. щие по табл. 1 (для ш 4), и ре-. зультат преобразования ("О") складывается с содержимым регистра 16 (k,) на сумматорах 21 и записывается на. буферные регистры 17 по сигналам р>, поступающим на входы 29 преобразователей.
Во втором цикле (третьи m тактов) по сигналам ф производится перепись второго (k,) символа с регистра блока 1 на регистры 15 формирователей
2-5 и затем его сложение с величиной (i 1 - позиция поступающего символа, формула (2)), поступающей на входы 26 формирователей 3 — 5 с выходов 166 - 168 блока 8 управления на сумматорах 20, и запись результатов на буферных регистрах 16 по сигналам . Я . Одновременно по сигналам рэ, поступающим на входы 30 формирователей 2-5, производится перепись содержимого регистров 17 на регистры 18, Затем на вычитателях 22 осуществляется вычитание содержимого регистров 16 (k ) из содержимого ре3 гистров 18. Результат вычитания (k© — k, — g) поступает на преобра12
11981 формирователе 3 — перепись второго синдрома ь, с.регистра 17 на регистр
18 по сигналу J, далее — на регистр
19 по сигналу Я, а сформированной на вычитателе 46 блока 7 вычисления ошибочных позиций разности а, = Ь, — Ь по сигналу P> — на ре50 гистр 61.
В 19-м цикле (О-й цикл следующего блока) аналогично 17-му циклу на четвертом формирователе 5 производится формирование четвертого синдрома ошизователи 23, а результат преобразования складывается с содержимым регистров 16 (k ) на сумматорах 21 и записывается в буферные регистры 17 по сигналам ф . э
Циклы с третьего по пятнадцатый аналогичны второму циклу, причем в соответствии с формулой (3) множитель прн g (i — позиция символа) в каждом последующем цикле увеличивается на 1 по сравнению с предыдущим.
В 16-м цикле по сигналу Р, производится перепись с регистра блока 1 первого проверочного символа k на
D регистр 15 первого формирователя 2, затем сложение его с "0" на сумматоре 20 и запись результата сложения (k ) на регистр 16 по сигналу
0 t
Одновременно по сигналу 11 производится перепись содержимого регистра
17 (Й,) на регистр 18. Затем на вычитателе 22 осуществляется вычитание
25 содержимого регистра 16 (k ) нэ соо I
-.,держимого регистра 18 (к ), Результат вычитания поступает на преобразователь 23, затем на сумматоре 21 производится сложение Ф(1,-k } с содержимым регистра 16 (k,) и запись ре-, зультата (ь, = 1с + Ч(1,-1с ) на регистр 17 по сигналу
В 17-м цикле аналогично 16-му на втором формирователе 3 производится формирование второго синдрома ошибок
Ь, fc, + 9(kD- k ) с записью результата на регистр 17 по сигналу о
3 °
Одновременно по сигналу произво"
4 дится перепись первого синдрома оши40 бок ь с регистра 17 на регистр 18 в и далее по сигналу p> - на регистр
19 первого формирователя 2.
В 18-м цикле аналогично 17-му на третьем формирователе 4 производится
45 формирование третьего синдрома ошибок с записью результата на ре1 г
; гистр 17 по сигналу J» во втором
13 14 бок 4 с записью результата на реЬ
3 гистр 17 по сигналу Р> в третьем формирователе 4 — перепись третьего синдрома Ь с регистра 17 на регистр
18 по сигналу Р, далее — на регистр 19 по сигналу Я», а сформированных на вычитателях 45 и 47 блока (7 вычисления ошибочных позиций раз(ностей 4 - Ь, и а = Ь -Ь, на регистры 60 и 62 соответственно по сигналу la.
В 20-м цикле (1-й цикл следующего блока) в четвертом формирователе 5 осуществляется перепись четвертого синдрома ь> с регистра 17 на регистр
18 по сигналу Я, далее — на ре-. гистр 19 по сигналу j(, а сформи3 рованных на вычитателях 48 и 49 блока 7 вычисления ошибочных позиций
1 разностей аь = 4> - Ь и Ь вЂ” Ь, (на регистры 63 и 64 соответственно ( по сигналу Р9
Если при передаче или хранении информации возникает одна ошибка, то в соответствии с условием (8) синдромы ошибок Д 4 > и выходы элеФ ментов И 24 формирователей 2 - 5 имеют низкий потенциал, который с выходов 32 формирователей, поступая на (входы 1 44 — 147 блока 8 управления, :,возбуждает первый выход (О) дешифра:тора 106, а выходы регистров 61 ,63 имеют поразрядно равные потенциа( лы (а = а = а,), которые с выходов
1 2 ( (97 — 99 блока 7 формирования ошибочных позиций поступают на входы 149—
1 (151 блока 8 управления и, возбудив выходы "=" элементов 107 и 108 сравнения, создают высокий потенциал на выходах элементов И 129 и 137 и элемента HJIH 125, возбуждают первый информационный вход триггера 118 по сигналу J с дешифратора 105 устанавливают триггер 118 в единичное положение ° Этот сигнал с выхода 176 блока 8 управления через вход 94 блока 7 вычисления ошибочных позиций
7 открывает группу 73 элементов И, на информационных входах которых присутствуют потенциалы выходов регистра 63 (величина a> = ) - ошибочный разряд), которые через группу 80 элементов ИЛИ по сигналу pù с выхода
172 блока 8 управления записываются
На регистр 65. С выходов 101 блока
7 вычисления ошибочных позиций через ходы 155 эти потенциалы поступают
11981 14 на информационные входы группы 139 элементов И совместно с потенциалами с выхода элемента ИЛИ 125 и инверсно" го выхода триггера 120, .затем на группу 142 элементов ИЛИ и на первые входы элемента 112 сравнения. На управляющий вход 41 блока 6 исправления ошибок поступают импульсы
10 с выхода 158 блока 8 управления, по которым в каждом цикле производится перепись (2 + 6)-ro символа из регистра блока l на регистр 34 блока 6 исправления ошибок. При сравнении
15 информации, поступившей на первые:
I входы элемента 112 сравнения с сигФ налами а на его выходе "=" оявля4 f3 ется сигнал b» по заднему фронту которого триггеры 120 и 121 устанав20 ливаются в единичное положение, при этом элементы И группы 141 закрываются, а на выход 159 блока 8 управления,и далее на вход 42 блока 6 исправления ошибок поступает импульс
b» по которому сформированная на сумматоре 37 сумма k (формула (9)) записывается на сдвиговый регистр 38.
По переднему фронту очередного импульса у триггер 121 сбрасывается, Ю
30 устанавливая триггер 122 в единичное состояние, разрешающее передачу пачки из m символов с выхода 160 блока
8 управления на вход 43 блока 6 исправления ошибок, по которой осущесч35 вляется последовательная передача записанного в регистр 38 исправленного символа с выхода 44 блока 6 иа второй вход элемента ИЛИ 10 и далее на выход устройства. По переднему
40 фронту очередного импульса Я, триггер 122 сбрасывается, запрещая выдачу сигналов 11 на выход 160 блока 8
Н управления.
45 Если происходят две ошибки и Ь Ф
g (g = О, 1, 2, 3) или h, = cx u. (или) Ь =, то сигнал с нулевого, з первого, восьмого или девятого выходов дешифратора 106 через элемент
50 ИЛИ 123 совместно с сигналом с выхода элемента И 136 при наличии высоких
1! l l потенциалов на выходах = элементов
107 и 108 сравнения поступают на элемент И 133 сигнал с которого ус танавливает триггер 117 в единичнде состояние, по которому сформированные на вычитателях 51-53» преобразователях 68 и 70 и сумматорах 58 и
59 с вычитанием блока 7 вычисления
15 14 ошибочных позиций коэффициенты Ъ ( х и Ър (по формулам (21) и (24) соответственно) уравнения (23) поступают через элементы И групп 75 и 78 и и элементы ИЛИ групп 81 и 82 на вычитатель 55, где формируется f(b -g)
= b Ь„ (формула 27), затем на преобразователе 71, реализующем табл. 2 (при m = 4), по разности Ъ вЂ” Ь определяются два значения Ь вЂ” = I z,, z, а по последним на вычитателях
56 и 57 — два корня, = Ьр — хр и = Ь вЂ” г, уравнения (23), которые по сигналу,, поступающему с выхода 172 блока 8 управления на вход 90 блока 7 вычисления ошибочных позиций, записываются на регистры 66 и 67 соответственно и затем с выходов 102 и 103 поступают на входы 153 и 154 блока 8 управления и информационные входы групп 139 и 140 совместно с сигналом с выхода элемента ИЛИ 124, на один вход которого поступил высокий потенциал с выхода элемента
И 133, причем элементы И группы 139 открыты нулевым плечом триггера 120;
Поэтому информация о номере первой ошибочной позиции, через группу !
42 поступает на первые входы элемента 112 сравнения, и при сравнении ее с потенциалами Я,3, поступившими на вторые входы элемента 112 сравнения Hà его выходе = появляется сигнал Ь,, по заднему фронту которого триггеры 120 и 121 устанавливаются в единичное состояние, при этом элементы И группы 139 закрываются, а элементы И группы 140 открываются, пропуская второй номер ошибочной позиции . Далее прохождение сигналов и исправление ошибки на,-й позиции аналогично для одной ошибки.
При сравнении ошибочной позиции на первых входах элемента 112 сравнения с очередными потенциалами P)3 на его выходе "=" появляется сигнал
Ь,, по переднему фронту которого триггер 120 возвращается в исходное положение, а по заднему фронту триггер 121 устанавливается в единичное состояние. Далее прохождение сигналов и исправление ошибки аналогично дпя одной ошибки, Если происходят две ошибки и
= м или Ь =, то потенциалы с второго р. или четвертого выходов дешифратора
106 совместно с сигналами с выхода элемента И,136 и с выходов "=" эле)1981 16 ментов 110 или 111 сравнения через элементы И 130 и 131 устанавливают триггер 115 или 116 в единичное состояние, по которому с выходов 174 или
175 блока 8 управления и входы .92 и
93 блока 7 вычисления ошибочных позиций группы 74 и 77 или 76 и 79 пропускают сигналы Ь = а с выходов
lo регистра 63 и Ь ь — ь -a с вью р з ходов вычитателя 50 или Ъ Ь вЂ” d3 4 а, с выходов вычитателя 54, и Ь р = a с выходов регистра 61 на группы 81 и 82. Далее происхождение сигналов и
15 исправление ошибок аналогично общему случаю для двух ошибок.
Если происходит одна ошибка в информационной части, а вторая — в первом или во втором проверочном симво20 ле, то при выполнении равенства а = а3 на элементе 108 сравнения или равенства .а + а = ь — д на
4 2. 2. элементе 110 сравнения и при наличии неравенства а 4 аз на элементе 107
25 сравнения триггер 118 устанавливается в единичное состояние по второму информационному входу. Дальнейшее прохождение сигналов и исправление ошиб. ки в информационной части аналогично
30 для одной ошибки.
Если происходит одна ошибка в информационной части, а вторая — в третьем или четвертом проверочном символе, то при выполнении равенства
З5 а, = а на элементе 109 сравнения или равенства а + а = 3 - д на
2. 3 элементе ill сравнения и при наличии неравенства а, 0 а3 на элементе 107 сравнения триггер 119 устанавливается
40 в единичное состояние, по которому с выхода 177 блока 8 управления и вход
95 блока 7 вычисления ошибочных позиций группа 72 пропускает сигналы а через группу 80 на регистр 65.
45 Дальнейшее прохождение сигналов и ис" правление ошибки в информационной части аналогично для одной ошибки.
При отсутствии ошибок на выходе
15 дешифратора 106 высокий потенциал, разрешающий передачу сигналов <3 через элемент И 132 и выход 157 блока
8 управления на второй вход элемента И 9, по которым осуществляется передача неиспорченных символов с
55 третьего выхода блока 1 через элемент ИЛИ 10 на выход 14 устройства.
Таким образом, в устройстве для декодирования производится определение одной или двух позиций одного
1411981 !8 или двух ошибочных символов и их исправление.
Устройство для декодирования с ис правлением ошибок описано для полного кода, содержащего (2 — 1) информаци, онных m-рязрядных символа и четыре проверочных, но оно работает и с любым укорочением кода при соответствующем изменении счетчика и дешифратора 0 счетчика., Формула изобретения (1. Устройство для декодирования )5 с исправлением ошибок, содержащее ( ( блок задержки первые выходы котороУ го подключены к соответствующим пер( вым информационным входам первого и второго формирователей проверочного 20
,символа, первые выходы которых сое( динены соответственно с первым и вто1 рым информационными входами блока управления, вторые выходы блока за,держки подключены к соответствующим 25 первым информационным входам блока ,исправления ошибок, третий вьгход бло ка задержки соединен с первым входом (: элемента И, выход которого подключен к первому входу элемента ИЛИ, выход . 30 ,которого является выходом устройства, первый и второй выходы блока управления подключены соответственно к
;тактовому входу блока задержки и второму входу элемента И, третий— пятый выходы блока. управления соеди1 иены соответственно с первым — тре(,тьим управляющими входами блока исправления ошибок, шестые и седьмые ( ( выходы блока управления подключены 40 к управляющим входам соответственно первого и второго формирователей проверочного символа, информационный вход блока задержки и тактовый вход блока управления являются одноимен- 45 ными входами устройства, о т л ич а ю щ е е с я тем, что, с целью повышения достоверности декодирования, в устройство введены блок вычисления ошибочных позиций, третий 50 и четвертый формирователи проверочного символа, первые информационные входы которых подключены к соответствующим первым выходам блока задержки, первые выходы третьего и четвертого формирователей проверочного символа соединены соответственно с третьим и четвертым информационными входами блока управления, вторые выходы первого формирователя проверочного символа подключены к соответствующим первым информационным входам блока вычисления ошибочных позиций и вторым информационным входам блока исправления ошибок, выход которого соединен с вторым входом элемента
ИЛИ. вторые выходы второго — четвертого формирователей проверочного символа соединены соответственно с вторыми — четвертыми информационньяи входами блока вычисления ошибочных позиций, первые — восьмые выходы которого соединены соответственно с пятым — двенадцатыми информационными входами блока управления, восьмые и девятые выходы которого подключены к управляющим входам соответственно третьего и четвертого формирователей проверочного символа, десятые — тринадцатые выходы блока управления соединены с вторыми информационными входами соответственно первого — четвертого формирователей проверочного символа, четырнадцатый — двадцать второй выходы блока управления соединены соответственно с первым — девятым управляющими входами блока вычисления ошибочных позиций, вход
"Пуск" блока управления является одноименным входом устройства.
2..Устройство по п. 1, о т л и— ч а ю щ е е с я,тем, что формирователь проверочного символа выполнен на буферных регистрах, сумматорах по модулю (2 — 1), (m — разрядность информационного символа входного кода), вычитателя по модулю (2 - 1), преобразователя кода и элемента И, выход которого является первым выходом формирователя, информационные входы первого буферного регистра являются первыми информационными входами формирователя, выходы первого буферного регистра соединены с первыми входами первого сумматора по модулю (2 — 1), вторые входы которого являются вторыми информационными входами формирователя выходы первоt11 го сумматора по модулю (2 . — 1) соединены с информационными входами второго буферного регистра, выходы которого подключены к первым входам второго сумматора по модулю (2 - 1) и вычитающим входам вычитателя по модулю (2 — 1), выходы которого через преобразователь кода подключены к вторым входам второго сумматора
11981
5
1
55
19 14 по модулю (2 — 1), выходы которого соединены с информационными входами третьего буферного регистра, выходы которого соединены с информационными входами четвертого буферного регистра, выходы которого подключены к суммирующим входам вычитателя.по модулю (2 — 1) и информационным входам пятого буферного регистра, выходы которого соединены с соответствующими
:входами элемента И и являются вторыми выходами формирователя, управляющие входы первого — пятого буферных регистров являются соответственно первым — пятым управляющими входами формирователя.
3. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что блок исправления ошибок выполнен на сдвиговом регистре, сумматоре по модулю (2 — 1), вычитателе по модулю (2
1),,преобразователе кода и буферном регистре, информационные входы кото- рого являются первыми информационными входами блока,. выходы буферного регистра соединены с вычитающими в входами вычитателя по модулю (2 — 1) суммирующие входы которого объединены с соответствующими первыми входами сумматора по модулю (2 — 1) и являются вторыми информационными входами блока, выходы вычитателя по модулю (2 — 1) через преобразователь кода подключены к вторым входам сумматора по модулю (2 — 1), выходы которого соединены с информационными входами сдвигового регистра, выход которого является выходом блока, управляющие входы буферного и сдвигового регистров и тактовый вход сдвигового регистра являются соответственно первым — третьим управляющими входами блока, 4. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок вычи.сления ошибочных позиций выполнен на первом - тринадцатом вычитателях, первом и втором сумматорах, первом— восьмом буферных регистрах, первом— четвертом преобразователях кода, первой — восьмой группах элементов И и первой - третьей группах элементов
ИЛИ, вычитающие входы первого и второго вычитателей соответственно объединены и являются первыми информационными входами блока, суммирующие входы второго и вычитающие входы третьего и пятого вычитателеи соот ветственно объединены и являются вторыми информационными входами блока, суммирующие входы первого и третьего и вычитающие входы четвертого вычитателей соответственно объединены и являются третьими информационными входами блока, суммирующие входы четвертого и пятого вычитателей соответственно объединены и являются четвертыми информационными входами блока, выходы первого — пятого вычитателей соединены с информационными входами одноименных буферных регистров, выходы первого буферного регистра соединены с суммирующими входами шестого вычитателя и являются первыми выходами блока, выходы второго буферного регистра подключены к вычитающим входам седьмого, вось" мого и десятого вычитателей, информационным входам первой и восьмой . групп элементов И и являются вторыми выходами блока, выходы третьего буферного регистра подключены к суммирующим входам восьмого и вычитающим входам. девятого вычитателей, первым суммирующим входам первого и второго сумматоров и являются третьими вы ходами блока, выходы четвертого буферного регистра подключены к вычита-.ющим входам шестого и суммирующим входам седьмого и девятого вычитателей, информационным входам второй и третьей групп элементов И и являются четвертыми выходами блока, выходы
:пятого буферного регистра соединены с суммирующими входами десятого вы40 читателя и являются пятыми выходами блока, выходы шестого и десятого вычитателей соединены с информационными входами соответственно шестой и пятой групп элементов И, выходы
45 седьмого вычитателя через первый преобразователь кода подключены к вторым суммирующим входам первого и второго сумматоров, выходы восьмого и девятого вычитателей через со
5 ответственно второй и третий преобразователи кода соединены с вычитающими входами соответственно первого и второго сумматора, выходы которых соединены с информационными входами соответственно четвертой и седьмой групп элементов И, выходы йервой и второй групп элементов И подключены соответственно к первым и вторым входам первой группы элементов ИЛИ, 21
1411 выходы которой соединены с информа; ционными входами шестого буферного регистра, выходы третьей — пятой групп элементов И подключены соответ5 ственно к первым — третьим входам второй группы элементов ИЛИ, выходы
1.. которой соединены с вычитаюшими вхо дами одиннадцатого вычитателя, выходы которого соединены с входами четвертого преобразователя кода, первые и вторые выходы которого подключены к вычитающим входам соответственно ! двенадцатого.и тринадцатого вычитателей, выходы которых соединены с )б информационными входами соответственно седьмого и восьмого буферных,регистров, выходы шестой — восьмой групп элементов И соединены соответственно с первыми — третьими входами 2р третьей группы элементов ИЛИ, выходы которой подключены к суммирующим входам одиннадцатого — тринадцатого вычитателей, управляющий вход второго буферного регистра является первым 26 !
- управляющим входом блока, управляющие входы первого и третьего буферных регистров объединены и являются вторым управляющим входом блока, управляющие входы четвертого и пятого буферных 30 регистров объединены и являются третьим управляющим входом блока, управляющие входы шестого — восьмого буферных .регистров объединены и являются четвертым управляющим входом блока, управляющие входы четвертой и седьмой групп элементов И объединены и являются пятым управляющим входом блока, управляющие входы третьей и шестой групп элементов И объединены 4р и являются шестым управляющим входом блока„ управляющие входы пятой и вось мой групп элементов И объединены и являются седьмым управляющим входом блока, управляющие входы второй и 45 первой групп элементов И являются соответственно восьмым и девятым уп" равляющими входами блока, выходы шестого — восьмого буферных регистров являются соответственно шестыми— восьмыми выходами блока.
5. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок управления выполнен на дешифраторах, триг6 герах, сумматорах по модулю (2 — 1), элементах сравнения, элементах И, элементах ИЛИ, группах элементов И, группе элементов ИЛИ, шине логического нуля и счетчике, выходы которого
981 22 соединены с входами первого дешифратора, первый и второй входы первого элемента И являются соответственно тактовым входом и входом "Пуск" блока, выход первого элемента И соединен с входом счетчика и является первым выходом блока, первый — четвертый входы второго дешифратора являются одноименными информационными входами блока, выход -нулевого разряда второго дешифратора подключен к первым входам первого элемента ИЛИ и второго элемента И, выходы первого, второго и четвертого разрядов второго дешифратора соединены соответственно с вторым входом первого элемента ИЛИ и первыми входами третьего и четвертого элементов И, выходы восьмого, девятого и пятнадцатого разрядов второго дешифратора соединены соответственно с третьим и четвертым входами первого элемента
ИЛИ и первым входом пятого элемента
И, выход которого является вторым выходом блока, первый выход первого дешифратора является третьим выходом блока, второй выход первого дешифра-. тора подключен к тактовым входам первого — пятого триггеров, выход первого элемента ИЛИ соединен с первым входом шестого элемента И, выход которого подключен к информационному входу третьего триггера и первому входу второго элемента ИЛИ, выход которого подключен к первым управляющим входам первой и второй групп элементов И, первый выход первого элемента сравнения подключен к первым входам седьмого — девятого элементов И, первый выход второго элемента сравнения соединен с вторым входом девятого элемента И, выход которого под-.. ключен к вторым входам третьего, чет вертого и шестого элементов И, второй выход первого элемента сравнения соединен с первым входом десятого элемента И, выход которого соединен с вторым входом второго элемента И, выход которого соединен с первым информационным входом четвертого триггера и первым входом третьего элемента ИЛИ, выход которого соединен с первым управляющим входом третьей группы элементов И, второй выход второго элемента сравнения подключен к второму входу десятого элемента И и первому входу четвертого элемента
ИЛИ, выход которого соединен с вторым
23
14 входом седьмого элемента И, выход которого подключен к второму информационному входу четвертого триггера и второму входу третьего элемента ИЛИ, выход третьего элемента сравнения соединен с первым входом пятого элемента ИЛИ, выход которого подключен к второму входу восьмого элемента И, выход которого соединен с информационным входом пятого триггера и третьим входом третьего элемента РЛИ, выходы первого сумматора по модулю (2 — .1) соединены с первыми входами четвертого элемента сравнения, первый и второй выходы которого соединены соответственно с вторым входом четвертого элемента ИЛИ и третьим входом третьего элемента И, выход. которого подключен к информационному входу первого триггера и второму входу второго элемента ИЛИ, выходы второго сумматора по модулю (2 — 1) соединены с первыми входами пятого элемента сравнения, первый и второй выходы которого соединены соответственно с вторым входом пятого элемента ИЛИ и с третьим входом четвертого элемента
И, выход которого подключен к информационному входу второго триггера и третьему входу первого элемента ИЛИ, выходы первой — третьей групп элементов И соединены соответственно с первыми — третьими входами группы элементов ИЛИ, выходы которой соединены с первыми входами шестого элемента сравнения, выход которого подключен к входу шестого и информационному входу седьмого триггеров, прямой и инверсный выходы шестого триггера подключены соответственно к второму управляющему входу второй группы элементов И и к вторым управляющим входам первой и третьей групп элементов И, выход седьмого триггера соединен с информационным входом восьмого триггера и является четвертым выходом блока, выход восьмого
11981
24 триггера соединен с первым входом одиннадцатого элемента И, выход которого является пятым выходом блока, третий выход первого дешифратора соединен с тактовыми входами седьмого и восьмого триггеров, четвертый выход первого дешифратора подключен к вторым входам пятого и одиннадцатого
1g элементов И, вторые входы четвертого элемента сравнения являются пятыми информационными входами блока, первые входы первого и третьего элементов сравнения и первого сумматора по модулю (2 — 1) соответственно объединены и являются шестыми информационными входами блока, первые входы второго элемента сравнения и второго сумматора по модулю (2 - 1) и вторые
2О входы третьего элемента сравнения н первого сумматора по модулю (2 — 1) соответственно объединены и являются седьмыми информационными входами блока, вторые входы первого и второго
2б элементов сравнения и второго сумматора по модулю (2 - 1) соответственно объединены и являются восьмыми информационными входами блока, втбрые входы пятого элемента сравнения.явЗО ляются девятыми информационными входами блока, информационные входы первой †.третьей групп элементов И являются соответственно десятыми -двенадцатыми информационными входами блока, пятые выходы первого дешифратора
35 соединены с вторыми входами шестого элемента сравнения, шестые — девятые выходы первого дешифратора являются одноименными выходами блока, шина нулевого потенциала соединена с десятыми выходами блока, десятые— двенадцатые и тринадцатый — шестнадцатый выходы первого дешифратора являются соответственно одиннадцатыми — семнадцатыми выходами блока, выходы первого — пятого триггеров являются соответственно восемнадцатым — двадцать вторым выходами блока.
1411981. 1411981
102 1О Риг.4
l41198I
Щ
1411981
Ъ
+
Составитель О. Ревинский
Редактор И. Шулла Техред М.Дидык Корректор М, Демчик
Заказ 3673/56 Тираж 928 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4
