Декодирующее устройство

 

Изобретение относится к вычислительной технике и технике связи и может быть использовано в устройствах защиты от ошибок систем передачи и обработки дискретной информации , а также в системах дальней связи с дублированием сообщений. Цель изобретения - повышение пропускной способности и достоверности устройства . Достижение цели изобретения обеспечивается введением в устройство второго и третьего регистров, мультиплексора, триггера, элементов И и элементов ИЛИ. Сущность изобретения состоит в том, что в устройстве осуществляется коррекция методом перебора значений разрядов одного из двух повторений избыточного кодового слова только на тех позициях, где произоншо несовпадение двух повторений . При этом коррекция с последующей проверкой на достоверность осуществляется на тактовой частоте срабатьшания логических элементов, значительно превьппающей тактовую частоту приема кодового слова. 2 ил. а в (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 )9) (11) (51) 4 Н 03 1"1 13/02

I1

ri!i n l . Т

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К А BTOPGHOMY СВИДЕТЕЛЬСТВУ (21) 4124958/24-24 (22) 26,09.86 (46) 15.03.88.Бюл. М 10 (72) С.В.Кузнецов, Н.И,Николаев, В.О,Александров, С,И.Приходько, С.Г.Рассомахин и Л.С.Сорока (53) 681.325 (088,8) (56) Авторское свидетельство СССР

У 582964, кл. Н 03 М 13/02, 1977. (54) ДЕКОДИРУЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и технике связи и может быть использовано в устройствах защиты от ошибок систем передачи и обработки дискретной информации, а также в системах дальней связи с дублированием сообщений. Цель изобретения — повышение пропускной способности и достоверности устройства. Достижение цели изобретения обеспечивается введением в устройство второго и третьего регистров, мультиплексора, триггера, элементов

И и элементов ИЛИ. Сущность изобретения состоит в том, что в устройстве осуществляется коррекция методом перебора значений разрядов одного из двух повторений избыточного кодового слова только на тех позициях, где произошло несовпадение двух повторений. При этом коррекция с последующей проверкой на достоверность осуществляется на тактовой частоте срабатывания логических элементов, значительно превышающей тактовую частоту приема кодового слова ° 2 ил.

138! 720

Изобретение относится к вычислительной технике и технике связи и может быть использовано в устройствах защиты от ошибок систем передачи и обработки дискретной информации> а также в системах дальней связи с дублированием сообщений (например, в системах с решающей обратной связью).

Цель изобретения - повышение достоверности и информативности устрой10 ства.

Поставленная цель достигается тем, что в устройстве, благодаря введению специальных технических

Х1 301,; Х2 = Ю 1, где 8 — (n k) -код; 1, и 1, — вектора ошибок соответствующих повторов (блоков Х, и Х ) . В случае необнаружения ошибок (п,k) êîäoâ в первом повторении Х, информация выдается получателю. Если в первом повторении ошибка обнаружена, то принимается второй повтор Х, который также повторяется на наличие ошибок. В случае необнаружения ошибок во втором повторе Х информация также высредств, осуществляется корректировка (исправление) методом перебора значений разрядов одного из двух повторений (n,k) êoäà только на тех позициях, где произошло несовпадение двух повторений. При этом, корректировка с последующей проверкой на достоверность осуществляется на тактовой частоте, определяемой быстродействием логических элементов и значительно превышающей тактовую частоту приема повторений (n,k) êîäà.

Это обеспечивает беэ дополнительного введения информационной избыточ- З0 ности, по отношени» к известному устройству,корректировку (d-2) ошибок во втором повторении, и на этой основе прием сообщения, соответствующего истинному, с вероятностью, не ниже чем в известном устройстве и за значительHo меньшее время, чем при повн торном приеме двухкратного или однократного повторения (n.k)-кода.

Содержание реализованного в пред- 40 лагаемом устройстве нового алгоритма декодирования состоит в следующем. Кодовые блоки Х, и Х, принимаемые из канала, связи представляются следующим образом. 45 дается получателю. Если во втором повторе Х ошибка обнаружена, то выделяется "вектор надежности путем сложения по модулю два первого Х, и второго Х повторов, т.е.

Х1О Х2 = i И 1, Я О+ 1г = 1,О+

Если векторы 1, и 1 не содержат единиц в одноименных позициях, то все ошибки вектора Х> или Х, покрываются вектором (1,Я 12) = Е. Одновременно подсчитывается число единиц в векторе Е. Если вес вектора Е не превышает кратность гарантированно обнаруживаемых ошибок (n k)-кода, т,е. Ь c d 1, то осуществляется поиск вектора ошибок 1 для второго вектора Х ° Так как ошибки могут иметь место только на тех позициях блока Х, где у вектора Е стоят единицы, то поиск вектора ошибок 1 сводится к перебору симво2 лов только этих позиций. Всего возможно (2 -2) двоичных чисел (кроме

QQ °,,О и 11...1 на позициях, где у вектора Е стоят единицы. Каждое иэ Т чисел (О < j 2 ) представляJ ет собой тест, который суммируется по модулю два с вектором Х . Реэультат суммирования Х ®Т проверяется по наличию ошибок (n.k)-кодом. Если ошибка не обнаруживается. это свидетельствует о том, что вектор ошибок 1 найден, т.е. 1 = Т, и дальнейшее декодирование прекра щается, т.е.

Х ЯТ, = 3p+1 Я1 =О.

Отказ от декодирования происходит в случае, если вектор ошибок не найден до j = 2 -2. Это свидетельстb вует о том, что ошибка произошла в одноименных разрядах Х, и Х, т.е. неисправная ошибка. Кроме того, отказ от декодирования происходит и в случае, если вес вектора Е превьш ает кратность гарантированно обнаруживаемых ошибок (п,k) êîäîì, т.е. если b ) d-1 . Отказ от декодирования равнозначен запросу следующего блока Х з т.д.

На фиг . 1 предс тавлена функциональная схема устройства; на фиг.2 временные диаграммы управляющих сигналов.

1381720

Устройство (фиг.1) содержит регистры сдвига I и 2, регистр контрольново теста 3, счетчики 4 и 5, блок обнаружения ошибок 6 мультиЭ

5 плексор 7, триггер 8, сумматоры по модулю два 9 и 10, элементы И 11-17, элементы ИЛИ 18-21, входы 22-25, выходы 26-29.

Устройство работает следующим обраэом.

На установочный вход устройства

22 поступает импульс, который переводит триггер 8 в единичное состояние. Это свидетельствует о том, что устройство готово для приема первого кодового блока X в первый регистр сдвига I. По окончании циклового фазирования поиска маркера блока Х, на информационный вход устрой- 20 ства 23 поступает первый кодовый блок Х,, который поступает через открытые элементы И 11 и ИЛИ 19 на информационный вход первого регистра сдвига I, на синхровход С которо- 25 го поступают с синхровхода устройства 24 и синхроимпульсов частотой

Одновременно кодовый блок Х, через элемент ИЛИ IS поступает на информационный вход блока обнаружения оши- 30 бок 6, где осуществляется проверка на достоверность блока Х, (п,k)-кодом (например для разделимого циклического кода деление на образующий полином). По окончании записи блока

Х, в регистр 1 с опросного входа уст-. ройства 25 поступает импульс опроса состояния блока 6. Если блок 6 ошибки не обнаруживает, то на втором его выходе (выходе отсутствия ошибки)

40 появляется сигнал, который через элемент И 13 (на второй вход которого поступает единичный потенциал с единичного выхода триггера 8), поступая на первый адресный вход мультиплексо- 45 ра 7, подготавливает мультиплексор 7 для выдачи информации на информационный выход 26 устройства по первому каналу, т.е. с выхода регистра 1.

Этот же сигнал, поступая на выход

50 управления синхрониэирующего устройства, обеспечивает поступление на синхровход 24 устройства и синхроимпульсов частоты f»nop действием которых достоверно принятый блок Х, по первому каналу через мультиплексор 7 считывается на информационный выход 26 устройства, при использовании разделимого (n,k) -кода считыва: тся только первые k разрядов, т.е. на синхровход 24 устройства поступают k синхроимпульсов частоты f

Если блок 6 ошибку обнаруживает, то на первом его выходе (выходе наличия ошибки) появляется импульс, который обнуляет блок 6 (не показано, но может быть реализовано как обычный сброс элементов памяти, например обычного декодера циклического кода) и переводит триггер 8 в нулевое состояние. Через элемент

И 17 этот импульс не пройдет, так как элемент И 17 был заблокирован отсутствием единичного потенциала на другом его выходе, так как триггер

8 находился в единичном состоянии.

Таким образом, устройство подготовлено для приема второго кодового блока Ха.

Второй кодовый блок Х по окончании его циклового фазирования, поступая на информационный вход 23 устройства на тактовой частоте через открытый элемент И 12 и ИЛИ 20, записывается в регистр 2, а чеpcs элемент ИЛИ 18 проверяется на достоверность блоком 6. Одновременно под действием синхроимпульсов f< осуществляется через элемент ИЛИ 19 перезапись содержимого регистра I. При этом, появление первого блока X на выходе сумматора по модулю два 9 не влияет на работу устройства, так как счетчик импульсов 4 и регистр 3 находятся в нулевом состоянии и поэтому заблокированы. По окончании записи второго кодового блока Х в регистр 2 на опросный вход 25 устройства поступает второй импульс опроса блока 6. Если ошибка не обнаружена, то через элемент И 14, так как второй его вход связан с нулевым выходом триггера

8, сигнал поступает на адресный вход Al мультиплексора 7, подготавливая его для выдачи информации на информационном выходе 26 устройства по второму каналу, т.е. с выхода регистра 2 через сумматор по модулю два 10. Так как на второй вход этого сумматора по модулю два 10 информация не поступает (регистр 3 находится в нулевом состоянии), то кодовый блок Х, проходя через сумматор по модулю два 10, не изменит своей структуры. Считывание (ретрансляция) достоверно принятого в регистр 2 ко1381720 дового блока Х осуществляется также под действием синхроимпульсов частоты f

Если и после приема второго кодо5 ного блока Х обнаружена ошибка н блоке 6, то под действием импульса, поступающего на адресный вход 25, на выходе наличия ошибки блока 6 появится импульс, который, проходя через элемент И 17 переводит счетчик

4 в состояние 0 ° . ° 01, соотнетствующее появлению единичного потенциала на первом его выходе, .и поступает иа выход индикации режима 29 устройства. 15

Это свидетельствует о переходе устройства в режим коррекции. Таким образом, в режим коррекции устройство переходит в случае обнаружения ошибок блоком 6 как в первом Х, так 20 и во втором Х кодовых блоках.

Коррекция сводится к иннертированию значений определенных разрядов кодового блока Х, которые определяются единичными разрядами вектора 25 ошибок Е 1, ® 1 . Позиции кодового блока Х, подлежащие инвертированию, определяются методом перебора и задаются контрольным тестом Т . МакJ симально возможное число нариантов — 30 вектора ошибок 1 ;. соответствующих им тестов Т определяется соотно1

d-1 шением (2 ), т. е. величиной S 2 -2, Таким образом, в режиме коррекции возможно S циклов работы устройства.

Номер (j) теста Т задается состоя,! нием счетчика импульсов 4. Поэтому перед началом очередного цикла коррекции содержимое счетчика импульсов 4 переписывается в разряды ре- 40 гистра 3, начиная с перного под действием задержанного на время срабатывания счетчика импульсов 4 импульса опроса блока 6 ° Мультиплексор 7 эа блокирован отсутствием сигналов на 45 его адресных входах АО и Аl. Сдвиг информации в регистрах 1 и 2 осуществляется под действием синхроимпульсов частоты f Таким образом, перед началом первого цикла коррекции счетчик импульсов 4 находится в состоянии 0 ° ..01. регистр 3 — в состоянии 0...010. При поступлении синхроимпульсов f на синхровходы регистров 1 и 2 через элементы ИЛИ 19 и 20 осуществляется перезапись инфор- 55 мации в этих регистрах и выделение на выходе сумматора по модулю два

9 вектора надежности Е. Так как элемент И 16 подготовлен (за счет связи с единичным первым выходом счетчика импульсов 4) для прохождения через него единичных импульсов с выхода сумматора по модулю дна 9, то счетчик импульсов 5 осуществляет подсчет числа единичных разрядов в векторе надежности F.. Если их число превышает объем счетчика импульсов 5, т.е. обнаруживающую способность (п,k)-кода, то с выхода переполнения этого счетчика снимается сигнал, свидетельствующий об отказе от декодирования.

Так как вектор надежности Е задает программу сдвига в регистре контрольного теста 3, то на первом цикле коррекции, т.е . для первого теста

Tl сдвиг информации в регистре 3 осуществится по переднему фронту первого импульса на выходе сумматора по модулю дна 9. Если, например, несовпадение в третьих разрядах первого и второго кодовых блоков Х < и Х, то первый импульс появится на ныходе сумматора по модулю два 9 только на третьем такте (i 3) в первом цикле (j l) коррекции. По этому сигналу осуществится сдвиг в регистре 3 и он перейдет в состояние О.;.001.

Наличие единицы в нулевом (n ) разряде регистра 3, с выходом которого связан один вход элемента И 15, обеспечивает прохождение единичного сигнала с выхода сумматора по модулю два 9 через задержанный на время сра батывания регистра 3 вход элемента

И 15 на вход сумматора по модулю два 10 только на третьем такте работы устройстна в Первом цикле коррекции. Это соответствует инвертированию сумматором по модулю два содержимого третьего разряда кодового слова Х . Следующий единичный сигнал с выхода сумматора по модулю два 9 осуществляет второй сдвиг н регистре 3 и переводит его в состояние

0...000. Такое состояние регистра 3 свидетельствует о том, что больше ни на одном такте работы устройства в первом цикле коррекции с выхода элемента И 15 единичный сигнал сниматься не будет. Это означает. что контрольный тест Т! на первом цикле коррекции имеет вид Т10...1000.

Если первый тест совпадает с вектором ошибки во втором кодовом слове

Х (1 0...100, то произойдет кор1381720 рекция (исправление1 этой ошибки

Результат суммирования по модулю два кодового слова Х, с первым тестом Т, с выхода сумматора по модулю

5 два IO через элемент ИЛИ 18 поступает на вход блока 6, где проверяется на достоверность. Если ошибка не обнаружена, то состояние счетчика импульсов 4 не меняется, в регистр 10 контрольного теста 3 задержанным импульсом опроса блока 6 записывается снова номер первого теста, и мультиплексор через элемент И 14 подготавливается для выдачи информации на информационный выход 26 устройства по второму каналу. В процессе выдачи информации на информационный выход

26 устройства через второй канал мультиплексора 7 в устройстве проис- 20 ходят процессы, аналогичные тем, что и в первом цикле коррекции, т.е. осуществляется инвертирование позиции кодового слова Хг в соответствии с единичным разрядом первого контроль- 25 ного теста 1,, т.е. с информационного выхода 26 устройства по окончании первого цикла коррекции в случае необнаружения ошибок блоком 6 будет считыватьсЯ кодовое слово Хг® Т, = 6, 30 так как в этом случае Т, = 1 . Если в кодовом слове (Х ЯТ,) блок 6 обнаружит, то устройство перейдет. на второй цикл коррекции. По импульсу опроса блока 6 произойдет обнуление

ЗД счетчика импульсов 5 и через элемент

И 17 изменится состояние счетчика импульсов 4 (0...10), которое перепишется в регистр 3 и переведет его в состояние О...IOU. 40

В дальнейшем работа устройства аналогична работе на первом цикле.

Отличие состоит лишь в том, что при первом сдвиге (т.е. на первой единичной позиции вектора надежности Е )

45 в регистре 3 его нулевой разряд и, не примет единичного значения, так как состояние регистра 3 будет

0...010. Нулевой разряд и, регистра

3 на втором цикле коррекции (j 2) примет единичное значение только на такте, соответствующем номеру второго единичного разряда, вектора надежности К. Это означает, что коррекция ошибки в кодовом слове Х произойдет г только на позиции, соответствующей номеру второго единичного разряда вектора надежности Е. В остальном работа устройства аналогична работе на первом цикле коррекции. В случае необнаружения ошибки блока 6 на информационном выходе 26 устройства будет считываться кодовое слов Х Я г

Я Тг, так как в этом случае Тг

1 . Если блок 6 в этом кодовом слове ошибку обнаружит, устройство перейдет на третий цикл коррекции.

Режим коррекции будет продолжаться до тех пор, пока не будет найден вектор ошибки 1 = Т либо не

1 появится сигнал переполнения на выходе переполнения счетчика импульсов

4, свидетельствующий о наличии неисправимых ошибок в кодовом слове

Х, т.е. ошибок в одноименных разрядах кодовых слов Х, и Х . На фиг.2

z приведены временные диаграммы, поясняющие моменты поступления основных управляющих сигналов. Здесь приняты следующие обозначения: I — информационный вход 23; Y — моменты обнуления блока 6 (на фиг.1 не показано);

Y< — установочный вход 22; Y — опросный вход 25 (сигналы опроса блока 6 и сброса 5); 4 — импульс переполнения счетчика 4.

Эормулаизобретения

Декодирующее устройство, содержащее блок обнаружения ошибки, сумматоры по модулю два, счетчики и первый регистр сдвига, выход которого соединен с первым входом первого сумматора по модулю два, о т л и ч а ющ е е с я тем, что, с целью повышения достоверности и информативности устройства, в него введены второй и третий регистры сдвига, мультиплексор, элементы И, элементы ИЛИ и триггер, S-вход которого является установочным входом устройства, прямой выход соединен с первыми входами первого и второго элементов И, выход второго элемента И соединен с первым входом первого элемента ИЛИ, выход которого соединен с информационным входом первого регистра сдвига, выход которого соединен с первым информационным входом мультиплексора и вторым входом первого элемента ИЛИ, синхровходы первого и второго регистров сдвига объединены и являются первым синхровходом устройства, инверсный выход триггера соединен с первыми входами третьего, четвертого и пятого элементов И, второй

138!720

10 вход третьего элемента И объединен с вторым входом второго элемента И и первым входом второго элемента ИЛИ и является информационным входом

5 устройства, выход третьего элемента

И соединен с первым входом третьего элемента ИЛИ, выход которого соединен с информационным входом второго регистра сдвига, выход которого соединен с вторым входом первого сумматора по модулю два, первым входом второго сумматора по модулю два и вторым входом третьего элемента КИИ, выход первого сумматора по модулю два соединен с первыми входами шестого и седьмого элементов И и первым синхровходом третьего регистра, выход которого соединен с вторым входом седьмого элемента И, выход которого соединен с вторым входом второго сумматора по модулю два, выход которого соединен с вторым информационным входом мультиплексора, н вторым входом второго элемента ИЛИ,g5 выход второго элемента ИЛИ соединен с информационным входом блока обнаружения ошибки, первый выход которого соединен с вторым входом триггера и вторым входом четвертого элемента И, выход которого соединен с входом первого счетчика и является выходом индикации режима устройства, синхронмод блока обнаружения ошибки соединен с вторым синхровходом третьего регистра и входом установки второго счетчика и является синхровходом устройстна, второй выход блока обнаружения ошибки соединен с вторыми входами первого и пятого элементов

И и является выходом управления синхронизации устройства, выход переполнения первого счетчика соединен с первым входом четвертого элемента

ИЛИ, выход которого является контрольным выходом устройства, выходы раэрядов первого счетчика соединены с соответствующими информационными нхадами третьего регистра, выход первого раэряда первого счетчика соединен с вторым входом шестого элемента И, выход которого соединен со счетным входом второго счетчика, выход переполнения которого соединен с вторым входом четвертого элемента

ИЛИ, выходы первого и пятого элементов И соединены с соответствующими адресными входами мультиплексора, выход которого является информационньи ныходом устройства.

1 381720

Составитель А.Берестевич

Редактор И.Сегляник Техред Л.Сердюкова Корректор М.Максимишинец

Заказ 1195/56 Тираж 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, r.Óæãoðîä, ул. Проектная, 4