Устройство для сопряжения цифровой вычислительной машины с внешними устройствами

 

Изобретение относится к вычислительной технике, может быть использовано в вычислительных системах для сопряжения ЦВМ с внешними устройствами и является усовершенствованием известного устройства по авт. св. № 117493.3. Цель изобретения - увеличение быстродействия - достигается 20 введением в устройство шестого триггера 17, И 18 и регистра сегмента 19. Устройство позволяет при сегментировании памяти вьщелить общий сегмент, который может быть объединен с любым другим сегментом для всех блоков памяти. В процессе ввода-вывода данных переход из общего сегмента в любой заданньй происходит без останова ввода-вывода. Если ввод-вывод данных начинается с нулевого сегмента, в старшем разряде счетчика адреса блока регистров 5 содержится О. При достижении в старшем разряде 1 включается триггер 17, открывая элемент И 18. Сигнал чтения счетчика адреса поступает также на регистр 19, полный адрес памяти образуется из содержимого счетчика адреса и регистра 19. 1 ил. (Л со О) со ел IS3

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (sy) 4 G 06 F !3/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ фе -!

ОПИСАНИЕ ИЗОБРЕТЕНИЯ:

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) 1174933 (21) 4177870/24-24 (22) 08.01.87 (46) 30.07.88. Бюл. У 28 (72) П.О.Хайлов и Д.Л.Членов (53) 681.325(088 ° 8) (56) Авторское свидетельство СССР

Р 1174933, кл. G 06 F 13/00, 1983. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ С ВНЕШНИМИ УСТРОЙСТВАМИ (57) Изобретение относится к вычислительной технике, может быть использовано в вычислительных системах для сопряжения ЦВМ с внешними устройствами и является усовершенствованием известного устройства по авт. св.

У 1174933. Цель изобретения — увеличение быстродействия — достигается

„„SU„„1413635 А 2 введением в устройство шестого триггера 17, элемента И 18 и регистра сегмента. 19. Устройство позволяет при сегментировании памяти выделить общий сегмент, который может быть объединен с любым другим сегментом для всех блоков памяти. В процессе ввода-вывода данных переход иэ общего сегмента в любой заданный происходит без останова ввода-вывода. Если ввод-вывод данных начинается с нулевого сегмента, в старшем разряде счетчика адреса блока регистров 5 содержится 0 . При достижении в старшем разряде "1" включается триггер

17, открывая элемент И 18. Сигнал чтения счетчика адреса поступает также на регистр 19, полный адрес памяти образуется иэ содержимого счетчика адреса и регистра 19. 1 ил.

1413635

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах для сопряжения ЦВМ с внешними устрой- 5 ствами (УВВ).

Цель изобретения †. увеличение быстродействия.

На чертеже приведена блок-схема устройства.

Устройство содержит шифратор 1 признаков обращения, счетчик 2 состояния обмена с машиной, дешифратор

3 состояния обмена с машиной, шифратор 4 кода состояния обмена с ма-! шиной, блок 5 регистров, дешифратор б режима, триггеры 7 и 8, блок 9 дешифрации команд и адресов обращений, триггеры 10-12, счетчик 13 состояния обмена с внешним устройством, дешиф- 20 ратор 14 состояния обмена с внешним устройством, шифратор 15 кода состояния обмена с внешним устройством, элемент ИЛИ 16, триггер 17, элемент

И 18 и регистр 19 сегмента. 25

Устройство имеет группу 20 входов признаков обращения, группу 21 входов признаков команд, информационный вход-выход 22, адресный вход-выход

23, информационный вход 24„ 25 30 сигнала сопровождения информации, входы 26 и 27 синхронизации„ информационный выход 28, группу 29 выходов признаков команд устройства, выходы 30 и 31 сигналов сопровождения информации и адресный выход 32.

Предлагаемое устройство работает следующим образом.

Перед началом работы сигналом сброс.а иэ ЦВМ устройство приводится 10 в исходное состояние.

Взаимодействие устройства сопряжения с УВВ обычно начинается и заканчивается обращением к управляюпрп словам этого УВВ, находящимся в выделенной области памяти процессора.

Каждое УВВ имеет следующие управляющие слова (УС): команда, состояние

УВВ, зафиксированные ошибки, начальный адрес передаваемой информации, номер сегмента, количество передаваемых байтов.

Для организации обращения .к УС на вход шифратора 1 подается признак,,инициирующий одно или несколько действий чтения или записи памяти — операцию. Такими операциями являются выдача на УВВ команды, одготовка к обмену данными, окончание обмена данными, запись в УС состояния УВВ, запись признаков обнаруженных ошибок.

На информационных входах счетчика 2 образуется код, соответствующий выполняемой операции, который сигналом установки из блока 9 заносится на счетчик 2. После этого блок 9 вырабатывает запрос на обращение к памяти. Процессор, получив этот запрос, выделяет устройству сопряжения такт машинного времени (выдает сигнал ответа, по времени и длительности соответствующий этому такту). Ответ стробирует дешифратор, 3 и возбуждает выход, соответствующий коду счетчика 2. По этому выходу дешифратором

3 вырабатываются сигналы, формирующие адреса запрашиваемых УС, управляющие различными элементами устройства. После каждого ответа счетчик 2 модифицируется на "1". В конце последнего для данной операции обращения к памяти в блоке 9 вырабатывается сигнал установки счетчика 2. Если на входах шифратора 1 имеются признаки обращения, начинается выполнение новой операции, если признаков нет, счетчик 2 устанавливается в нулевое состояние до нового обращения. Каждой операции соответствует своя область состояний счетчика.

При подготовке к обмену данными устройство сопряжения, получив от УВВ состояние готовности, последовательно считывает из УС следующую информацию: команду на регистр команд, адрес данных на счетчик адреса, количество передаваемых байтов на счетчик байтов, номер сегмента на регистр сегмента. В конце операции блок 9 вырабатывает сигнал, которым счетчик 13 устанавливается в состояние, соответствующее выполняемой команде (ввод или вывод).

Счетчик 13 аналогично счетчику 2 управляет передачей данных. В алгоритме обмена данными выделены операции ввода и вывода, каждая из которых состоит из нескольких однотипных действий, например, последовательная запись поступающих байтов в определенные разряды входного регистра, выдача старшего или младшего байта с выходного регистра. По сигналу сопровождения от УВВ (вход 26, триггер 7) и ответному сигналу устройства сопряжения (вход 27, триггер 11) блок 9 вырабатывает сигналы переклю14

f формулаиэобретения

Составитель.В.Вертлиб

Техред Л.Олийнык

Редактор М.Петрова

Корректор С.Черни

Заказ 3787/52

Тираж 704

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 чения счетчика 13. При заполнении входного регистра или выборке выходного регистра в блоке 9 вырабатывается запрос, по которому информация с входного регистра заносится в отведенное для нее место памяти или, наоборот, считывается на выходной регистр, после чего счетчик 13 устанавливается на начало операции.

В адресации памяти участвуют либо счетчик адреса вместе с регистром

19 сегмента, либо один только счетчик

При выборе нужного сегмента в операциях ввода-вывода данных анализируется содержимое старшего разряда счетчика адреса, находящегося в бло ке 5. Если там содержится "1", адрес

ОЗУ образуется иэ оставшихся разрядов счетчика адреса (младшая часть) и регистра сегмента (старшая часть). B противном случае адрес берется только со.счетчика адреса и обращение при этом ведется в нулевой сегмент.

Таким образом, в образовании младшей части адреса ОЗУ участвуют все разряды счетчика адреса блока регистров 5, кроме старшего, который указывая, образуется полный адрес.

Запись регистра 19 сегмента происходит при подготовке устройства сопряжения к обмену данными так же, как и счетчика адреса: устройство сопряжения делает обращение к управляющему слову выбранного УВВ, в котором указан номер его сегмента. Код сегмента принимается по сигналу записи дешифратора состояния обмена с машиной 3. Этим же сигналом сбрасывается триггер 17. На счетчике адреса к этому времени уже записан соответствующий код. Если в старшем разряде кода находится "1", триггер 17, подключенный установочным входом к старшему разряду счетчика адреса, после окончания сигнала сброса включается, если "0", остается выключенным.

При обращении к ОЗУ для записи или чтения данных на управляющий вход

13б35

Д счетчика адреса в блоке 5 иэ блока 9 подается сигнал чтения, который поступает также на вход элемента И 18.

Если триггер 17 включен, элемент И открывается и вьщает сигнал чтения регистра сегмента 19, обращение идет к соответствующему сегменту. При выключенном триггер 17 сигнал чтения регистра не вырабатывается и при любом его содержимом обращение происходит к нулевому сегменту.

Во время ввода-вывода адрес данных наращивается. Если обмен начинался с нулевым сегментом, то после некоторого числа обращений к памяти в старшем разряде счетчика адреса

"0" заменяется на "1 . Это приводит к включению триггера 17 ° Последующие обращения идут в указанный на регистр 19 сегмент.

25 Устройство для сопряжения цифровой вычислительной машины с внешними устройствами по авт.св, 9 1174933, о т л и ч а «о щ е е с я тем, что, с целью увеличения быстродействия, 30 в него введены шестой триггер, элемент И и регистр сегмента, причем информационный вход регистра сегмента подкжочен к информационному входувыходу устройства, а информационный

35 выход является адреснь«м выходом устройства, установочный. вход регистра сегмента и вход сброса шестого триггера подключены к второй группе выходов дешифратора состояния обмена с машиной, установочный вход шестого триггера и первый вход элемента И подключены соответственно к группе выходов управляющей информации блока регистров и второй группе выходов блока дешифрации команд и адресов обращений, выход шестого триггера соединен с вторым входом элемента И, выходом подключенного к входу разрешения чтения регистра сегмента.