Синтезатор частот

 

Изобретение относится к радиотехнике . Цель изобретения - расширение диапазона частот синтезируемых сигналов. Синтезатор содержит опорный г-р 1, делитель 2 частоты с переменным коэф. деления, управляемый блок задержки 3, цифровой накопитель 4, делитель 5 частоты, блок формиро вания 6 кода частоты, сумматор 7, .блок группового формирования 8 кодов коррекции и блок Памяти 9. В данном устр-ве реализован новый алгоритм синтеза и коррекции двухуровневых сигналов, основанный на использовании параллельного формирования информации о временном положении всех выходных импульсов синтезатора час-, - тот за определенньй отрезок времени. При этом необходимая частота вычислений ниже предельной синтезируемой и опорной частот во столько раз во сколько длительность обрабатываемого отрезка выходной последовательности больше периода опорной частоты. 8 ил. i (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ц9г <ггг

165 А1 (51)4 Н 03 В 19/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЭОБРЕТЕКИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 21) 4200864/24-09 (22) 26.02.87 (46) 15.08.88. Бюл. ¹ 30 (71) ВсесоюзнБгй заочный электротехнический институт связи (72) И.А.Раков и В.Н.Кочемасов (53) 62 1.373.42(088.8) (56) Авторское свидетельство СССР № 978314, кл. Н 03 В 19/00, 1981.

Патент США № 3976945, кл. Н 03 В 1 9/00, опублик. 1976, фиг. 2. (54) синтезАтОР гАстОт (57) Изобретение относится к радиотехнике. Цель изобретения — расширение диапазона частот синтезируемых сигналов. Синтезатор содержит опорный г-р 1, делитель 2 частоты с переменным коэф. деления, управляемый блок задержки 3, цифровой накопитель

4, делитель 5 частоты, блок формиро вания 6 кода частоты, сумматор 7, блок группового формирования 8 кодов коррекции и блок памяти 9. В данном устр-ве реализован новый алгоритм синтеза и коррекции двухуровневых сигналов, основанный на использовании параллельного формирования информации о временном положении всех выходных импульсов синтезатора час, тот за определенный отрезок времени.

При этом необходимая частота вычислений ниже предельной синтезируемой и опорной частот во столько раз во сколько длительность обрабатываемого отрезка выходной последовательности больше периода опорной частоты. 8 ил.

1417165

Изобретение относится к радиотехнике и может использоваться для синтеза частот и сигналов в радиолокационной связной и измерительной an5 паратуре.

Цель изобретения — расширение диапазона частот синтезируемых сигналов.

На фиг. 1 представлена структурная электрическая схема предлагаемого синтезатора частот; на фиг. 2— диаграммы, поясняющие процесс коррекции временного положения импульсов; на фиг. 3 — диаграммы, показы- 15 вающие последовательность вычисления управляющих кодов; на фиг. 4 — схема делителя с переменным коэффициентом деления; на фиг. 5 — схема управляемого блока задержки; на фиг. 6 — схе- 20 ма блока формирования кода частоты; на фиг. 7 — схема блока группового формирования кодов коррекции; на фиг. 8 — схема блока памяти.

Синтезатор частот содержит опор- 25 ный генератор 1, делитель 2 частоты с переменным коэффициентом деления (ДПКД), управляемый блок 3 задержки, цифровой накопитель 4, делитель 5 частоты, блок 6 формирования кода 30 частоты, сумматор 7, блок 8 группового формирования кодов коррекции, блок 9 памяти.

ДПКД 2 (фиг. 4) содержит преобразователь 10 кодов, регистр 11, Dтриггер 12 и элемент И 13.

Управляемый блок задержки 3 (фиг. 5) содержит первый и второй регистры 14 и 15 сдвига, первый и второй коммутаторы 16 и 17, линию 18 @ задержки с отводами.

Блок 6 формирования кода частоты (фиг. 6) содержит блок 19 переключателей, параллельный регистр 20.

Блок 8 группового формирования кодов коррекции (фиг. 7) содержит первый, второй и третий регистры 21-, 22 и 23, первый и второй блоки 24 и

25 хранения кодов обратных величин, первый и второй перемножители 26 и

27 кодов, сумматоры 28, 29„, 5О

29я, 30, ..., 30я, блоки 31

31 хранения кодов фиксированных смещений, блок 32 формирования кратных кодов, содержащий сумматоры 33 и

34 и вычитатель 35.

Блок памяти 9 (фиг. 8) содержит первую и вторую группы регистров 36 и 37, первый и второй параллельные регистры 38 и 39, первый и второй мультиплексоры 40 и 41 кодов, первый и второй счетные триггеры 42 и 43, первый и второй ключи 44 и 45 и управляемый счетчик. 46.

Синтезатор частот работает следующим образом.

Равномерный поток импульсов с частотой Е поступает с выхода опорного генератора на вход ДПКД 2, который формирует в общем случае неравномерный поток со средней частотой Е равной заданной синтезируемой частоте. Управляемый блок 3 задержки выполняет коррекцию временного положе-, ния импульсов, обеспечивая равномерность их следования. Импульсный сигнал опорного генератора 1 (фиг. За) поступает также на вход делителя 5 частоты, на выходе которого формируется поток импульсов с тактовой частотой Е = Е, /2 и длительностью каждого импульса Т = 1/Ео (фиг.3,б) °

Этот сигнал поступает на тактовый вход блока 6 формирования кода частоты, с выхода которого на первый кодовый вход блока 8 группового формирования кодов коррекции поступает р".разрядный код частоты К () (фиг.3).

Этот код постоянен при синтезе частот или изменяется от такта к такту

I при синтезе сигналов. Код К (1), образованный старшими разрядами кода КЕ(д), с выхода блока 6 формирования кода частоты поступает на разрядные входы сумматора 7, а код

К (Е), образованный р = р — р младшими разрядами кода К () — на кодовый вход цифрового накопителя

4. При этом K (i) = К (i) + К (i).

Для определейности принимается О (< K (i) c 1.

Цифровой накопитель 4, тактируемый выходными импульсами делителя 5 частоты, осуществляет цифровое интегрирование кода К (i). При этом

Р на его кодовом выходе формируется код фазы К,„() (фиг. 3, д), поступающий далее на второй кодовый вход блока 8 группового формирования кодов коррекции, а с выхода переноса на управляющий вход р -разрядного сумматора 7 подается логический сигнал переполнения e (e = 0 или 1) .

На выходе сумматора 7 при отсутствии импульсов переполнения (e = О) фор1 мируется (р + 1)-разрядный код управления K (i) "- 2 К (i), а при их

zt (i,l) = с(1-1) + . (gt(i)1 и к (i)(1 — aa(i-1)j + aa„... (i,i), (()

45 где g t(i) — смещение опорного импульса -й группы относительно соотвегствующего импульса идеальной равномерной последователь- 50

° ности (фиг. 2,а) со средней частотой Й;

= к (1) ° f

3 14171 наличии .(Q = 1) — код K„(i) =2 K<(i)+

+1. Под действием этого кода ближайший импульс с выхода делителя 5 частоты устанавливает коэффициент деления ДПКД 2 равным 2 /K (i), р4 т.е. из 2 импульсов опорного генератора 1, поступающих на вход ДПКД 2 в течение периода Т тактовой частоты, на его выход проходит К (1) импульсов. При этом ДПКД 2 построен таким образом, что если K (i) О, последний из каждых К (i) выходных импульсов, называемый далее опорным, совпадает по времени с тактовым импульсом. Если код К () состоит только из единиц и сигнал переноса Q = 1, возникает переполнение накапливающего сумматора 7 и код K (i) равен р при этом 2, а коэффициент деления

ДПКД 2 — единице.

Таким образом, за счет изменения коэффициента деления, на выходе

ДПКД 2 формируется отрезок неравномерной последовательности с заданным 25 законом изменения средней частоты.

Код К (i) (фиг. 3, r) поступает на третий кодовый вход .блока 8 группового формирования кодов коррекции, . где вместе с кодами K<(i} и Кч,(1) используется для получения информации о необходимой коррекции временного положения одновременно для всех выходных импульсов ДПКД 2, сформированных за 2 тактов опорного

I 35 генератора 1, т.е. за один период тактовой частоты. Временное смещение

1-ro импульса i-го отрезка длительЧ ностью 2 Т = Т (i-й группы) определяется соотношением

Величина А t (i) определяется, соотношением кодов K<(i) и Kg(i) . При этом в соотношении (1) положительные значения временных параметров соответствует отставанию реальных им65 пульсов от импульсов требуемой выходной последовательности.

Смысл параметра С„ (i,l) состоит в следующем. Как показано ранее, за время Т (в течение i-rî периода тактовой частоты) на выходе ДПКД 2 формируется в общем случае неравномерная последовательность (i-я группа), содержащая К (i) импульсов (фиг. 2, б). Расположение импульсов в группе фиксировано для каждого значения K (i) и определяется структурой ДПКД 2. Сравним i-ю группу с некоторой равномерной последовательностью, имеющей длительностью Т и содержащей К(() импульсов, последний из которь(х совпадает с последним импульсом i-й группы (фиг. 2,в).

Величина Ьt„„ (i,l) определяет временной интервал между 1-ми импульса- . ми сравниваемых последовательностей.

Очевидно t„„(i, 1 = K (i)) = О, кроме того, для равномерных последовательностей (К((1) = 1, 2, 4, 8, ° )

t „„„(iэ 1)

Вычисленные в блоке: 8 группового . формирования кодов коррекции коды

К((1,1), пропорциональные величинам

h,t<(i,l), поступают на вход блока 9 памяти. С приходом на вход записи блока 9 памяти очередного импульса с выхода делителя 5 частоты эти коды одновременно записываются в его ячейки, а с выхода блока 9 памяти на управляющий вход управляемого блока 3 задержки поступает код коррекции К (i — 1,1) (фиг. 3, е) a)äного из импульсов предыдущей группы.

Управляемый блок 3 задержки состоит из нерегулируемой и регулируемой частей. Входные импульсы вначале поступают на нерегулируемую часть (фиг. 3, ж), где задерживаются на время 2 х Т = Тт, а затем на

) регулируемую часть (фиг. 3, з) с временем задержки 1(4 1) = макс — dt<(i,1), где b.t м((к - максимальная величина ь t<(i,l). При этом обеспечивается необходимое соответствие кода коррекции на управляющем входе управляемого блока 3 задерж-, ки импульсу, поступающему на регулируемую часть.

Импульсы с выхода управляемого блока 3 задержки (фиг. З,и) поступают на выход синтезатора частот и, кроме того, на вход записи блока 9 памяти, вызывая продвижение кодов

1417) 65

Средняя частота последовательности неравномерной при; той и кс 2 Kf/2 То () о K f/2

50 (3) eÄt{(i коррекции на его выход в порядке возрастания номера 1. В момент поступления на регулируемую часть управляемого блока 3 задержки i-го опорного импульса, в блок 9 памяти заносится информация о коррекции очередной (1 + 1)-й группы.

Таким образом, с появлением i-го выходного импульса делителя 5 частоты в блоке 6 формирования кода частоты вычисляется код Kf(i+1), ДПКД 2 устанавливается в соответствии с i-м кодом управления K (i), на кодовом выходе цифрового накопителя 4 формируется i-й код фазы K<(i), на вход управляемого блока 3 задержки поступает (i-1)-й опорный импульс, а на вход его регулируемой части - (i-2)-й опорный импульс, При этом в блок 9 памяти заносится информация о коррекции временного положения импульсов (i-i)-й группы (фиг. 3) .

Поясним более подробно принцип действия предлагаемого устройства при фиксированном коде частоты Kf

const.

Покажем, что средняя частота выходного сигнала f = Кк.f() a временное смещение выходных импульсов

ДПКД 2 с учетом отмеченных выше особенностей его работы определяется формулой (1). Оценим также величину

b < л, „с, что необхоДимо ДлЯ Реализации устройства.

Введем понятие нормированного коf да частоты Rf = 2р Kf и соответстl ( л I P лл Р венно определим К = 2 К,K =2 К, I

Так как код К содержит р разрядов, Л) Л 1) то К вЂ” целое, а К вЂ” чисто дробное число. Будем для определенности считать, что к моменту 1-го такта K(I)(0)=

О. При этом

К (i) = 1К - ent i K< (2) где ent (j — функция взятия целой части числа; и, следовательно, Тогда в период между (i-1)-м и

i-м тактами сумматор, входящий в цифровой накопитель 4, сформирует код

6 к ((К (i-1) + К вЂ” ent K (i-1) +

V (()

Л 11 -) лл

+ К ° 3 = (i-1) К вЂ” eet{(i° )

5 К)11 Л(1 Г л

1)K ) + ʄ- ent (1 — 1)K

el.{(-1) к 3 + к, } - к (ц, который запишется в регистр цифрового накопителя 4 в i-м такте, а также сигнал переноса

eet{Ki + K<(i-()3 .

В этот же период сумматор 7 сформирует код

Л(глц

К, (з.) = Кк + ent K +

+ К (i-()3, который в i-м такте устанавливает коэффициент деления ДПКД 2 равным

p(р 1(2 /К (1). За 2 тактов, цифрового накопителя 4 возникает 2 К импульсов переноса, и с каждым таким импульсом K(.(i) устанавливается равф p((лл ным К + 1, Остальные 2 (1-Кл )

Л)

ЗО раз K((i) = К . Так как коэффициент

p( деления делителя 5 частоты равен 2 р (( то 2 тактов цифрового накопителя

4 соответствуют 2Р импульсам на вхо1 де ДПКД 2, на выход которого из кажр (pbIx 2 проходит К (1) импульсов.

Тогда общее число этих выходных имР пульсов за 2 периодов частоты опоррП ного генератора, т.е. за 2 тактовых периодов ао л лл Л1 (К +1)2 К + К (1 л)1 p" e,p" л(л и -Р л((Кк )2 =2 К К + 2К»

„1 1 (Л((((I — 2 К Kf + 2 К

Л(1 Л l р" л

=2.(К +К )=г К.

f 1

Алгоритм коррекции выводится сле55 дующим образом.

Отмеченное выше однозначное (для данной реализации ДПКД 2) соответствие между кодом К (i) и величинами

Ь „с, (1,1) позволяет преобразовать

14171 б5 (4) е 1) епе(К( — " к (Ф1i) + К((i).

Л 1

I = (К

Л 1

+ К((i

ГЛ 11

= ent(K

55 ° последовательность выходных импульсов ДПКД 2 в последовательность,состоящую из отрезков длительностью

pl

2 Т, внутри которых импульсы распределены равномерно ° Для реализации этого блок 8 группового формирования кодов .коррекции должен содержать 2 блоков хранения кодов фиксирбванных смещений, по одному для каждого 1, в ячейках которых по адресам K)(i) записаны коды соответствующих временных смещений д „, (,1). При этом временной интервал между импульсами внутри i-й группы (отрезка) после коррекции положения каждого импульса íà dt„ « (i,l) равен

2 To/К,().

Для йолучения равномерной последовательности из выходной последовательности ДПКД 2, импульсы которой смещены на дС„ (i.,l), необходимо дополнительно .произвести деформацию последней изменением временного масштаба групп с сохранением равномерности внутри группы. При этом групЛ( пы, содержащие K((i) = Кк + 1 им— пульсов следует растянуть, а содержащие KV(1) = К импульсов сжать.

Время, на которое нужно изменить длительность i-й группы, можно определить по смещениям опорных импульсов, информация с которых содержится в коде К )(). Для доказательства этого нужно сравнить набег фазы к

i-му опорному импульсу реальной неравномерной и идеальной равномерной последовательностей.К этому моменту на вход ДПКД .2 поступит 2 ° i импульсов, а на его выход пройдет I =--..

% ,У К, импульсов, т.е. фазовой т! набег составит (pp, = 27(1).Для опре1 деления величины q учитывается, что за тактов цифрового накопителя 4 . его переполнение возникает entf,Ê е раз. В этих тактах К (i)

1(1 Л1

= Кл + 1, а в остальных К, (i)et K ..

Тогда ;Набег фазы к i-му опорному импульсу л . равномерного потока („ = 2 К °

Поэтому для фазовой ошибки д(1;

i-ro опорного импульса можно записать

8 г

4Ц. Р(,. — 9p, = 211 (iKi (iKi + ееС (К 1) )) -2К- " Ю

Из этого выражения с учетом формулы (2) следует, что дскб; = 2к К(„(ь).

Временное смещение i-го опорного импульса с учетом (3) определяется соотношением д () = т

Щ; 2li К (1) Т

2(с 2((К .Ке()

0 к

Длительность i-ой, группы изменяется по .сравнению с 2 . Т на (дt(i)

P, — 4 (-1)J, а расстояние между импульсами внутри группы — соответственно на (At(i) — dt(i-1)) /K((i).

Тогда для получения равномерйого выходного сигнала синтезатора частот

25 импульсу предшествующий опорному и имеющий номер 1 = К(() — 1, необходимо дополнительно сместить на (At(i) — d t(i-1)) /K (i), (Kg(i)

2) -й — íà 2 (dt (i) — д (i-1) 1 /K (i)

Зритд °

Таким образом, алгоритм коррекции можно записать в виде,,е. ) = (е -.)

1at(i) — ле((-l)7

+ dt„„(i,1).

Перегруппировав слагаемые, полу4р чим более удобную для реализации формулу (1) . р!

Докажем теперь, что 4 t„„„„с а 2

Т = T>. ïëÿ этого рассмотрим три возможных случая .

Kf c. 2 . При этом К = О, P ((К < = К т . е . на разрядные входы накапливающего сумматора 7 поступает нулевой код, а код управления K (i) на его выходе принимает отличное от нуля значение, равное 1, лишь при переполнении цифрового накопителя 4, л tl когда К „() а Ki . Тогда

dt(i) = T.K (i) K = Т.К(,,Ы)

Л 11 ре

" 2 /К 2 То = 4гма)(е

-p+(2. 2 = К с 2 . При этом код

К) () на выходе накапливающего сум9 1 41 71 матора 7 равен 1 или 2. Соответствующие группы импульсов на выходе ДПКД

2 равномерны и для них д t„,„(i,1)=0.

Каждая группа при К (i) = 1 со5 держит только один (опорный) импульс, а при К (i) = 2 — два импульса. При

3 этом из формулы (1) следует, что временной сдвиг второго импульса группы (1 = 1} или К (i) - 2 определяется10

3 средним арифметическим сдвигом i-го. и (i-1}-ro опорных импульсов, т.е. меньше наибольшЕго из них. Поэтому для опрецеления величины Ь „ в рассматриваемом случае можно ограничиться анализом временных смещений лишь для опорных импульсов, т. е. величин dt(i). Так как К (1) с 1, можно записать

20 e(i) = Т К,„()/К с 2Р Т д макс

P+i

3. К > 2 . При этом, очевидно, д (i) < 2 T

Группы импульсов на выходе ДПКД 2 неравномерны, но всегда могут быть сформированы таким образом, что 0 д пос1- (х, 1) (Т . ПоэтОму мОжнО записать для наихудшего случаи

ht„(i 1) (2 + 1)Та = 0 6 2P Т,=

0,6Тт

Таким образом, можно утверждать, что величина равна 2 х То = Т .

Р

Б предлагаемом. синтезаторе частот, 35 основанном на новом алгоритме синте/ за и коррекции времен положения импульсов, за счет снижения в несколько раз частоты тактирования вычислительньгх блоков удается полностью использовать частотные возможности применяемой элементной базы и расширить диапазон синтезируемых частот вплоть до предельной частоты переключения одного триггера. 45

Делитель 2 с переменным коэффициентом деления может быть выполнен, например, по схеме, показанной на фиг, 4. По (р + 1)-разрядному коду

К (i) преобразователь 10 кодов фор- 50 мирует 2 -разрядный код К ыx(i), соP держащий rC>(i) единиц, распределенных с максимальной равномерностью, Ниже приведен один из вариантов таблицы истинности преобразователя 10 кодов 55 для р = 3.

Код К „„(i) поступает.на входы параллельной записи 2 -разрядного ре65

10 гистра 11 и заносится в него в момент поступления импульса с выхода опорного генератора 1 при единичном сигна- ле на установочном входе ДПКД 2. При нулевом входном сигнале на установочном входе ДПКД 2 код Кпы„(i) в регистре 11 с каждым импульсом опорно" го генератора 1 сдвигается в сторону старших разрядов. На выходе D-триг— гера 12 формируются логические сигналы длительностью Т, которые затем преобразуются элементом И 13 в импульсы неравномерной выходной последовательности ДПКД 2, длительность которых равна длительности импульсов опорного генератора 1, При этом опорный импульс (i-1)-й группы формируется в момент записи в регистр 11 кода

ЬЬ<Х ()

Управляемый блок 3 задержки может быть выполнен в соответствии с фиг. 5. Нерегулируемая часть представляет собой регистр 14 сдвига на

Р

2 разрядов, тактируемый импульсами опорного генератора 1. Регулируемая часть также содержит регистр 15 сдвиI q га, выходы 2 -разрядов которого подключаются к входу линии 18 з адержки с отводами через коммутатор

16, управляемый старшими разрядами кода коррекции K (i,1). Младшие разряды поступают на коммутатор 17, подключающий соответствующий отвод ли-, нии 18 задержки, максимальное время распространения сигнала по которой равно Т . Запаздывание i-го выходного импульса управляемого блока 3 задержки относительно соответствующего входного определяется соотношением

7(i,1) = 2 х, (2 — Ki(i,1)/2 ), где R — - число разрядов кода .0

<К (i,1) 1.

Блок 6 формирования кода частоты для синтезатора частот в соответствии с фиг. 6 может быть выполнен в виде блока 19 переключа елей и регистра 20. С помощью переключателей блока 19 можно установить двоичный код требуемой частоты, который выходным импульсом делителя 5 частоты вписывается в регистр 20 и с его выхода поступает на выход блока 6.

Блок 8 группового формирования кодов коррекции выполняет операции согласно алгоритму (1). Код частоты

К (i), записанный предыдущим тактою

11 1417) вым импульсом в регистре 21, посту— пает на адресные входы первого блока

24 хранения кодов обратных величин, выходной код которого, пропорциональный величине 1/K<(i) перемножается затем с кодом К (1). в первом перемножителе 26. Результат перемножения согласно формуле (4) пропорционален величине g t(i). С инверсного выхода регистра 23 и с выхода первого пИфемножителя 26 кодов на входы -сумматора 28 поступают код вычисленного в предыдущем такте значения величины -6t(i-1) и код величи- 15 ны dt(i) соответственно. Его выходной код, пропорциональный величине (Ьt(i) — gt(i-1)J, перемножается с кодом величины 1/К,(), формируемым во втором блоке 25 хранения кодов 2о обратных величин по входному коду

К (i). Полученный в результате перемйожения код Kz, пропорциональный (() - h,t(i-1)) /К (i), поступает с выхода второго перемножителя 27 ко- 25 дов на вход блока 32, формирования рт кратных кодов, на 2Р выхода которого при этом поступают коды К, 2К

2 Kb. В примере на фиг, 5 р

= 3 ° Коэффициенты умножения 2, 4 и

8 реализуется сдвигом входного кода влево соответственно на 1, 2 и 3 позиции, Правила формирования остальных выходов кодов:

1. ЗК6 КЬ + 2К6 (реализуется сумматором 33)

2. 5Kb = Kb + 4K6 (реализуется сумматором 34)

3. 6К = 2 х ЗК6 (реализуется сдвигом кода 40

ЗК b на 1 разряд влево)

4. 7Kb 8КЬ KÜ (реа изу с вычитающим блоком 35).

На выход блоков 31. 1,..., 31 при

N = 8 хранения кодов фиксированных смещений поступают коды величин

4t „„(i,1),...,at„„, (i,8), соответ1 ров 29.1,...,29.N и 30.1,...,30 N формируют коды коррекции К (1,1), пропорциональные величинам gt (i,1), которые поступают на выход блока 8 группового формирования кодов коррек ции вместе с кодом K (i). При К (i)< а 2 в каналах с номерами, большими, чем К (i), возможны переполнения при вычислениях, однако выходные

65 коды этих каналов, хотя и записываются в блок 9 памяти, на его выход не проходят и не оказывают влияния на работу устройства.

Вариант реализации блока -:9 памяти показан на рис. 8.

Коды К (i,1), вычисленные в (i

1)-м такте в блоке 8 группового формирования кодов коррекции, поступают на попарно соединенные информационные входы первой 36 и второй

37 групп регистров.

Запись п-разрядов кода К (,1) производится в их последние, восьмые, разряды, запись кода К (,2) — в предпоследние и т.д. При этом в первый регистр группы регистров 36 и 37 заносятся первые разряды кодов

K(i,1), во второй — вторые и т.д.

Выходной импульс делителя 5 частоты переключает первый счетный 42 триггер. Взаимно инверсные выходные сигналы триггера 42 поступают на входы записи групп регистров 36 и 37,имею- . щие абсолютный приоритет перед другими управляющими входами. По переднему фронту импульса записи происходит запись кодов К (1,1) в первую или вторую группу регистров 36 или

37 и кода К (i) соответственно в первый или второй параллельный регистр

38 или 39.

Выходные импульсы управляемого блока 3 задержки поступают на входы сдвига первой или второй группы регистров 36 или 37 через первый или второй ключ 44 или 45 соответственно и, кроме того, на счетный вход управляемого счетчика 46. Код К (i) поступающий на информационный вход управляемого счетчика группы регист-. ров 36 и 37 с выхода первого или второго параллельного регистра 38. или 39 через мультиплексор 41, определяет, какой по счету импульс прой- дет с него на выход, Этот выходной импульс изменяет на противоположное состояние второго счетчика триггера

43, который управляет первым и вторым мультиплексорами 40 и 4 1 и первым и вторым ключами 44 и 45.

Первый и второй параллельные регистры 38 и 39, второй мультиплексор

41, управляемый счетчик 46 и второй счетный триггер 43 позволяют выделить в выходном потоке опорные импульсы.

Необходимость введения для этого специальных устройств обусловлена

13! 417I несинхронностью появления выходных импульсов синтезатора частот с тактами опорного генератора 1.

В исходном состоянии первый и вто.5 рой счетные триггеры 42 и 43 находятся в состоянии логического нуля.

При этом первый мультиплексор 40 подключает к выходу блока 9 памяти выход второй группы регистров 37, че- 1ð рез второй мультиплексор 41 на информационный вход управляемого счетчика

46 поступает выходной код второго параллельного регистра 38, а выходные импульсы управляемого блока 3 задержки проходят через открытый второй ключ 45.

С приходом i-го тактового импульса .(t = i T ) на вход записи блока

9 памяти коды К (i 1) заносятся во 20 вторую группу регистров 37, а код . К4(i) — ao второй параллельный ре- . гистр 39. В этот момент на вход ðåгулируемой части управляемого блока

3 задержки начинают поступать импуль- 25 сы- .-й группы. Каждый выходной импульс управляемого блока 3 задержки тактирует управляемый счетчик 46 и, кроме того, проходит через второй .ключ 45, обеспечивая сдвиг информа- 30 ции во второй группе регистров 37.

При этом на выходе блока 9 памяти оказывается код. коррекции следующего импульса. Так как коэффициент пересчета управляемого счетчика 46, заданный кодом, поступающим с выхода второго параллельного регистре 39, равен К (t), то последний (опорный) импульс группы проходит с входа этого счетчика на его выход и пере- 4О ключает второй счетный триггер 43 в противоположное состояние. Соответственно переключаются первый и второй мультиплексоры 40 и 4 1, а также первый и второй ключи 44 и 45. К этому моменту в первую группу регистров 40 и в первый регистр 38 уже за.— писаны коды К (i,1) и код К„() соответственно.

Действительно, опорный импульс

i-й группы оказывается на выходе управляемого блока 3 задержки в.момент времени t< =- iT . + T +, где Т определяет длительность гру-ппы, 0

Са Т, — задеРжка, вносимая Регулируемой частью управляемого блока 3 задержки при коррекции 1-го опорного импульса. Очередной (1+1)-й тактовый импульс поступает на вход за65 14 писи блока 9 памяти в момент t

2 — .iT» + Т, т. е, не позже момента

По (i+1)-му тактовому импульсу первый счетный триггер 42 переходит в состояние "0", и передний фронт сигнала на его инверсном выходе осуществляет запись. кодов в первую группу регистров 36 и первый регистр 38.

В интервал времени между (i+1)-м и (i+2)-м тактовыми импульсами происходит переключение второго счетного триггера 43, первого и второго мультиплексоров 40 и 41, первого и второго ключей 44 и 45. В момент (i+2) ° Т во вторую группу регистров 37 записываются коды К<„(+2,1), а во второй параллельный регистр

39 — код К (i+2) . Далее процессы повторяются.

В предлагаемом синтезаторе частот реализован новый алгоритм синтеза и коррекции двухуровневых сигналов, основанный на использовании парал- лельного формирования информации о временном положении всех выходных импульсов синтезатора частот за определенный отрезок времени. Необходимая частота вычислений при этом ниже предельной синтезируемой и опорной частот во столько раз, во сколько длительность обрабатываемого отрезка выходной последовательности больше периода опорной частоты Т, т.е. в рI

2Р раз.

Формула изобретения

Синтезатор частот, содержащий последовательно соединенные опорный генератор и делитель частоты, цифровой накойитель, тактовый вход которого соединен с выходом делителя частоты, последовательно соединенные делитель частоты с переменным коэффициентом деления и управляемый блок задержки, а также блок формирования кода частоты, выходы младших разрядов которого соединены с кодовым входом цифрового накопителя, о т л и ч а юшийся тем, что, с целью расширения диапазона частот синтезируемых сигналов, в него введены последовательно соединенные блок группового формирования кодов коррекции, первый кодовый вход которого соединен с выходом блока формирования кода частоты, а второй кодовый вход — с кодовым выходом цифрового накопителя, и

К„(i)

Разряды кода

1 2 3 4 живых (1) К (i) выл (1) Разряды кода

Разрядьг кода Разряды кода

3 4 1 2 3 4 5 6

1 2 3 4 5 6 7 8 1 2

0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 0 1 0 1 0

0 О 0 0

0 0 0 1

1 0 0 0 0.0 0 0 0 1 1 0 1 1 1 0 1 1.1 0

0 0 1 0

1 0 0 0 1 0 0 0 0 1 1 1

1 1 1 1 1 1 1 0

1 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 1 1 1

0 0 1 1

0 1 0 0

1 0 1 0 1 0 1 0

Ку(1+1)=4

Ку(е) =3

t 0

Фиа2

15 14171 блок памяти, выход которого соединен

- с управляющим входом управляемого блока задержки, а также сумматор, разрядные входы которого соединены с соответствующими выходами старших разрядов блока формирования кода частоты, управляющий вход — с выходом сигнала переноса цифрового накопителя, а выход - с управляющим входом делителя частоты с переменным коэффициентом деления и с третьим кодовым входом блбка группового формирования кодов коррекции, при этом выход де65

16 лителя частоты соединен с тактовым входом блока формирования кода частоты, с тактовым входом блока группового формирования кодов коррекции, с входом записи блока памяти и с установочным входом делителя частоты с переменным коэффициентом деления, выход опорного генератора соединен с сигнальным входом делителя частоты с переменным коэффициентом деления и с тактовым входом управляемого блока задержки, выход которого соединен с тактовым входом блока памяти..

Импульс опорноеа генераторИ

Выход депиащв часл олы 5 ехад нерегршр. а упрабпяенога .пака лНержh à Я

Входрегалга. чаапи уп о nm еназо лона задержни У о

Выход

Упра& дхоти

14171á5 а нааьнь

&од

Такт ойю

&пР

Улра& рхдд

Яа

Фиг.б

1417 f65

1417165

8хо

Фиг.8

Редактор Л.Лежнина

Заказ 4076/55

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Составитель Г.Захарченко

Техред М.Ходанич Корректор В.Бутяга

Тирах 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д . 4/5 во8ый

Юхад