Устройство для моделирования процесса программирования задач для решения на эвм

 

Изобретение относится к цифровой вычислительной технике и может быть использовано при исследовании различных технологий программирования . Цель изобретения - расширение функциональных возможностей устройства за счет воспроизведения процесса классификации обнаруженных ошибок и возвращения ошибочных машинных команд на исправление ошибок. Цель достигается введением в устройство элемента И, группы элементов И, блоков анализа ошибок и введением в блок моделирования этапа програмьдарования двух элементов задержки. В блоке индикации индицируются общее количество кодов команд (операторов), текущее, модельное время, количество безошибочных кодов команд (операторов ) после каждого из этапов программирования . 3 Ш1. с и (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

Ai ()9) (И) (51)4 G 0 F 20

Ф(ЕГ()1(.Н1 Я

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ТЕ;(;:;

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Н A ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ (21) 4196009/24-24 (22) 16.02.87 (46) 23.08.88. Бюл. М- 3 1 (75) В.П. Морозов, В.Н. Барулин, Я.С. Дымарский, О.Е. Климова и О.А. Смирнов (53) 68 1.3(088.8) (56) Авторское свидетельство СССР

У 80533 1, кл. С 06 F 15/20, 1979.

Авторское свидетельство СССР

У 1357973, кл. G 06 F 15/20, 1986. (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ

ПРОЦЕССА ПРОГРАММИРОВАНИЯ ЗАДАЧ ДЛЯ

РЕШЕНИЯ НА ЭВМ (57) Изобретение относится к цифровой вычислительной технике и может быть использовано при исследовании различных технологий программирования. Цель изобретения — расширение функциональных возможностей устрой- . ства за счет воспроизведения процесса классификации обнаруженных ошибок и возвращения ошибочных машинных команд на исправление ошибок.

Цель достигается введением в устройство элемента И, группы элементов И, блоков анализа ошибок и введением в блок моделирования этапа программирования двух элементов задержки.

В блоке индикации индицируются общее количество кодов команд (операторов), текущее, модельное время, количество безошибочных кодов команд (операторов) после каждого из этапов программирования. 3 ил.

Изобретение относится к цифровой вычислительной технике и может быть спользовано при исследовании различНых технологий программирования.

Цель изобретения --расширение функциональных возможностей устройства за счет воспроизведения процесса классификации обнаруженных ошибок и возвращения ошибочных машинных команд на исправление ошибок„

На фиг. 1 представлена структур,ная схема устройства; на фиг. 2— структурная схема блока моделирова.ния этапа программирования; на фиг.3- 15 структурная схема блока анализа.

Устройство содержит генератор 1 импульсов, первую группу элементов

ИЛИ 2, блоки 3 моделирования этапа программирования, а также счетчики ,4 импульсов, блок 5 индикации, эле, мент И 6, вторую группу элементов !

ИЛИ 7„блоки 8 анализа ошибок, Блок 3 моделирования этапа программирования содержит (фиг. 2) первый элемент 9 задержки, первый элемент И 10 и второй элемент 11 задержки, генератор 12 случайной последовательности ошибок, элемент НГ 13 и второй элемент И 14.

Блок 8 анализа ошибок содержит (фиг. 3) элементы И 15, датчик 16 случайных чисел, регистр 17 и дешифратор 18.

Устройство позволяет моделировать ошибки в программном обеспечении 35 с моделированием процесса классификации обнаруженных программных ошибок с возвращением ошибочных машинных команд (операторов) на доработку на соответствующие технологические этапы технологического процесса.

Ошибки в программном обеспечении могут появляться, обнаруживаться и устраняться на всех технологических

Г этапах. Если на каком-либо технологическом этапе обнаруживается ошибка, которая возникла на предыдущем этапе, то после соответствующей экспертизы программный модуль возвращается на доработку именно на этап, 50 где возникла ошибка (с последукяцим прохождением всех этапов) .

Устройство работает следующим образом.

Перец началом работы устроиства 4 на его установочный вход подается управляюпр и сигнал, обнуляющий счетчики 4 импульсов.

Генератор I импульсов вырабатывает последовательность импульсов, моделирующих последовательность кодов команд (операторов) программы.

Прохождение импульсов через элемент

И 6 разрешается подачей соответствующего управляющего сигнала на управляющий вход устройства. Количество импульсов, поступивших на выход элемента И 6„ подсчитывается первым счетчиком 4 импульсов.

Импульсы с выхода элемента И 6 через первый элемент ИЛИ 2 поступают на первый вход первого блока 3 моделирования этапа програьцчирования.

Генераторы 12, элементы НЕ 13 и элементы И 14 предназначены для моделирования потоков ошибок, возникающих на протяжении каждого этапа технологии програмлрования ° В случайные моменты времени появления импульсов со случайной длительностью на первых входах элементов И 14 появляются управляющие сигналы, запрещающие прохождение сигналов через соответствующие элементы И 14. Тем самым моделируется искажение (ошибка) кода команды (оператора) по причине воздействия одногоили несколь". кихподтипов ошибок. Если на выходы генераторов 12 случайного потока импульсов импульсы не поступают, то на первые входы соответствующих элементов И 14 поступают сигналы,. разрешающие прохождение импульсов через соответствующие элементы И 14.

Количества импульсов с выходов элементов И 14 подсчитываются соответствующими счетчиками 4 импульсов.

Выходы генераторов 12 соединены со вторыми входами соответствующих элементов И 10, Управляющие сигналы на первых входах элементов И t4 и вторых входах элементов И 10 всегда имеют противоположный характер, если разрешается прохождение сигналов через элемент И 14 (отсутствуют программные ошибки), то запрещается прохождение сигналов через элемент

И 10, а если запрещается прохождение сигналов через элемент И 14 (имеются программные ошибки), то разрешается прохождение сигналов через элемент И )О.

Элементы 9 задержки обеспечивают задержки информационных сигналов на различные времена, определяющие модельное время прохождения каждого

18742 бочных кодов команд (операторов) после каждого из этапов программирования.

3

1 / технологического этапа. Элементы 11 задержки обеспечивают задержки информационных сигналов на различные времена, определяющие модельное время тестирования и обнаружения ошибки на каждом технологическом этапе.

Импульс с выхода элемента 11 задержки первого блока 3 моделирования этапа через первый элемент ИЛИ 7 второй группы поступает на второй вход первого элемента ИЛИ 2 первой группы (для направления обнаруженной ошибки).

Импульсыс выходов элементов 11 задержки остальных блоков 3 моделирования этапа программирования поступают на входы соответствующих блоков

8 анализа, которые моделируют процесс квалификации обнаруженных ошибок и возвращение на доработку на соответствующие этапы технологии программирования кодов команд (операторов). B устройстве распределение обнаруженных ошибок между предыдущими этапами осуществляется случайным образом с помощью датчика 16 случайных чисел, регистра 17, дешифратора 18 и элементов И 15. Импульсы с блока 8 анализа через соответствующие элементы ИЛИ 2 и 7 поступают на входы соответствующих блоков 3 моделирования этапа программирования для исправ ления обнаруженных ошибок.

С выхода элемента И 14 одного бло ка 3 моделирования этапа программирования информационные импульсы, моделирующие неискаженную последовательность команд (операторов), поступают через соответствующие элементы ИЛИ 2 на вход последующего блока 3.

При выполнении заданного количества статистических опытов в серии на управляющий вход устройства поступает управляющий сигнал, запрещающий прохождение импульсов через элемент

И 6. (Г1+2)-й счетчик 4 импульсов подсчитывает импульсы с частотой Рс„с выхода генератора 7 временных импульсов.

Выходы счетчиков 4 импульсов соединены со входами блока 5 индикации, который предназначен для индикации основных параметров моделируемого процесса. На блоке 5 индикации индицируются общее количество кодов команд (операторов), текущее модельное время, количество безоши10

45 формула изобретения

Устройство для моделирования процесса программирования задач для решения на ЭВГ1, содержащее генератор импульсов, первую группу иэ (Г1+1)-го элемента ИЛИ и (И+1) блоков моделирования этапа программирования, каждый из которых содержит генератор случайной последовательности ошибок, первый и второй элементы И и элемент

НЕ, выход генератора случайной последовательности ошибок соединен с первым входом первого элемента И непосредственно, а с первым входом второго элемента И вЂ” через элемент

НЕ, отличающее с я тем, что, с целью расширения функциональных воэможностей устройства за счет воспроизведения процесса классификации обнаруженных ошибок и возвращения ошибочных машинных команд на исправление ошибок, оно дополнительно содержит элемент И, вторую группу из Г1 элементов ИЛИ, M блоков анализа ошибок, а каждый блок моделирования этапа програьг ирования дополнительно содержит первый и второй элементы задержки, причем К-й блок анализа ошибок (К= 1,M) состоит из (К+1)-ro элемента и последовательно соединенных датчика случайных чисел, регистра памяти и дешифратора, выходы которого соединены соответственно с первыми входами элементов

И своего блока анализа ошибок, в каж1 дом блоке моделирования этапа программирования выход первого элемента И подключен к вторым входам первого и второго элементов И своего блока моделирования этапа программирования, а выход второго элемента И соединен с входом второго элемента задержки, выход генератора импульсов подключен к первому входу эле мента И устройства, второй вход которого является входом разрешения работы устройства, а выход элемента И устройства соединен с первым входом первого элемента ИЛИ первой группы, второй вход К-ro элемента ИЛИ первой группы подключен к выходу К-ro элемента ИЛИ второй группы, а выход

К-го элемента ИЛИ первой группы соединен с входом первого элемента за1418742 держки К-го блока моделирования этапа программирования, выход первого элемента И K-го блока моделирования этапа программирования подключен к первому входу (К+1)-го элемента первой группы, выход (M+1)-ro элемента

ИЛИ первой группы соединен с входом первого элемента задержки (М+ 1)-го блока моделирования этапа програм.мирования, выход первого элемента задержки которого является информационным выходом устройства, выход второго элемента задержки первого блока мо-» делирования этапа программирования

Цстано3ачиый &од подключен к первому входу первого элемента ИЛИ второй группы, а выход второго элемента задержки (К+ 1)-го блока моделирования этапа программирования соединен с вторыми входами всех элементов И К-го блока анализа ошибок, выходы -х элементов И (i=1, К+1) всех блоков анализа ошибок подключены соответственно к входам группы i-го элемента ИЛИ второй группы, а выход (М+1)-го элемента

И И-го блока анализа ошибок подключен к второму входу (М+1)-ro элемента

ИЛИ первой группы.

1418742

Составитель В. Фукалоэ

Техред А.Кравчук Корректор А. Обручар

Редактор Г. Волкова

Заказ 4 155/47 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4