Устройство для программного управления

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах числового программного управления металлообрабатывающим оборудованием. Цель изобретения - сокращение аппаратных затрат на блок памяти для хранения управляющих программ и повышение его надежности. Эта цель достигается тем, что в устройство для программного управления, содержащее блок ввода управляющих программ, дешифратор адреса, преобразователь кодов , блок коммутации, блок промежуточной памяти, блок памяти управляющей программы, включенньй между блоком промежуточной памяти и интерполятором , AononHiiTenbHo введены регистр состояния памяти, блок управления и мультиплексор, причем входы регистра состояния памяти связаны с выходами дешифратора адреса, блока управления и блока памяти, а его выход присоединен к входам блока управления и мультиплексора, другие входы мультиплексора соединены с выходами блока промежуточной памяти и блока управления, выход мультиплексора присоединен к блоку памяти, другие входы блока управления подключены к вьгкодам интерполятора и дешифратора адреса, а другой выход блока управления присоединен к входу блока памяти. Использование предлагаемого устройства позволяет сократить почти в два раза аппаратные затраты на блок памяти для хранения управляющих программ 3 системах ЧПУ при сохранении заданного информационного объема памяти. Кроме того, за счет уменьшения количества элементов блока памяти в два раза надежность этого блока возрастает в два раза. 4 ил. сл го со оо

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

»Я) 4

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 1"

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР по делАм изоьРетений и ОтнРытий (213 4169251/24-24 (22) 29. 12.86 (46) 15.09.88. Бюл. Р 34 (72) В.А. Капралов, В.Я. Заварюха ,и Г.М. Михаэлян (53) 621.503.55(088.8) (56) Техническое описание Н33- 1М

Г63. Г35117ТО, Л., 1975 °

Разработка, изготовление и внедрение аппаратуры ускоренной подготовки управляющих программ для станков с ЧПУ. Р- гос.рег. 74031070, т. 1, с. 57, Харьков, 1979. (54) УСТРОЙСТВО ДЛЯ ПРОГРАИМНОГО УПРАВЛЕНИЯ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах числового программного управления металлообрабатывающим оборудованием.

Цель изобретения — сокращение аппаратных затрат на блок памяти для хранения управляющих программ и повышение его надежности. Эта цель до-. стигается тем, что в устройство для программного управления, содержащее блок ввода управляющих программ, дешифратор адреса, преобразователь кодов, блок коммутации, блок промежу„.SU„„1423 81 А1 точной памяти, блок памяти управляющей программы, включенный между блоком промежуточной памяти и интерполятором, дополнительно введены регистр состояния памяти, блок управления и мультиплексор, причем входы регистра состояния памяти связаны с выходами дешифратора адреса, блока управления и блока памяти, а его выход присоединен к входам блока управления и мультиплексора, другие входы мультиплексора соединены с выходами блока промежуточной памяти и блока управления, выход мультиплексора присоединен к блоку памяти, другие входы блока управления подключены к выходам интерполятора и дешифратора адреса, а другой выход блока управления присоединен к входу блока памяти. Использование предлагаемого устройства позволяет сократить почти в два раза аппаратные затраты на блок памяти для хранения управляющих программ в системах ЧПУ при сохранении заданного информационного объема памяти. Кроме того, за счет уменьшения количества элементов блока памяти в два раза надежность этого блока возрастает в два раза. 4 an, 1423981

Изобретение относится к автоматике и вычислительной технике и может бЫть использовано в устройствах числового программного управления метал-лообрабатывающим оборудованием, в том числе металлорежущими станками, и омьшленными роботами, кузнечноп ессовым оборудованием.

Целью изобретения является сокращ ние аппаратных затрат на блок haм ти для хранения управляющих программ и повьппение его надежности.

На фиг. 1 представлена структурн я схема устройства для программного равления; на фиг. 2 — блок управлен я, на фиг. 3 — временные диаграммы с гналов, поясняющих принцип работы стройства для программного управле-я; на фиг. 4 — блок памяти.

Устройство для программного управ-. ления содержит блок 1 ввода управля- цих программ, дешифратор 2 адреса, б ок 3 коммутации, блок 4 промежуточ" ой памяти, преобразователь 5 кодов, регистр б состояния памяти,, блок 7 равления, блок 8 памяти, мультиексор 9 и интерполятор 10.

Блок 7 управления (фиг. 2) состот из триггера 11 режима записи, риггера 12 режима считывания„ генеатора 13 синхронизации, линии 14 . адержки, элемента 15 памяти„ счетика 16 адреса, счетчика 17 длины оны, формирователя 18 импульсов, лоического элемента ЗИ-2ИЛИ-HE 19, лоического-элемента ЗИ-2ИЛИ 20, логиеских элементов 2И-2ИЛИ 21 и 22 и огических элементов 2И 23 и 24.

Блок 8 памяти (фиг. 4) состоит

Из счетчика. 25 адреса памяти, дешифратора 26,. 64-х ИИС оперативной памяти 27-91 емкостью 1024 бит и выход його сдвигового регистра 92*

Устройство работает следующим Обфазом.

Управляющая программа с помощью блока 1 ввода управляющих программ посимвольно подается в дешифратор 2 фдреса, который посредством блока 3

)<оммутации распределяет числовую информацию по зонам блока 4 промежуточной памяти, число зон определяется максимально возможным количеством адресов в кадре. Каждому адресу соответствует своя зона. Если числовое значение — величина перемещения, то вперед записью в блок 4 промежуточной памяти по команде с. дешифратора " адреса в преобразователе 5 кодов

Осуществляется ее перевод в двоичную систему счисления ° Одновременно с этим по сигналам с .дешифратора адреса в регистре 6 состояния амяти 6 устанавливают биты, соответствующие адресам, имеющимся в данном кадре °

После того как последний адрес кадра будет целиком заполнен в блоке 4 промежуточной памяти (дешифратор 2 адреса опознает признак конца кадра), по сигналам с блока 7 управления в блок 8 памяти с помощью мультиплек= сора 9 записывается содержимое регистра 6 состояния памяти, а затем— блока 4 промежуточной памяти, причем с помощью управляющих сигналов с блока 7 управления, поступающих на блок

8 памяти, на ОснОвании инфОрмацни и з регистра 6 состояния памяти не про— пускаются незаполненные зоны (в введенном кадре отсутствовали соответстВ 7ю1gip адреса) затем и? Оиз водится сброс регистра 6 состояиия памяти, н Описанный пикл повторяется до тех пор, .пока не будет загружена вся пр О -рамма.

Таким образом, в блоке 8 памяти будет записанауплотненная управляющая программа, в которой отсутствуют символы адресов и перед каждым кадром которой р .змещаBTcs фла -Овая информапия, указывающая на отсутствующие адреса и необходимая для восстановления управляющей ирограмьы.

Выдача информации из блока 8 памяти в интерполятор 10 производится зонами в фиксированной последовательности в соответствии с последовательностью флагов..При этом флаговая информация из блока 8 памяти предварительно помещается в регистр 6 саста" яиия памяти 6. Если очередной флаг указывает на отсутствие данной зоны в блоке 8 памяти, то блок 7 управле-. ния запрещает считывание из блока 8 памяти и в интерполятор iG поступает нулевая информация. После того. как весь кадр будет принят интерполятором 10, последний через блок 7 уп" равления запрещает дальнейшее считы" вание и приступает к отработке кадра, после завершения. которой интерполятор 10 разрешает считывание и процесс повторяется, пока не будет отработана вся программа.

Работа блока управления синхронизируется генератором 13, вырабатыва, 1423981 кицим непрерывную последовательность синхроимпульсов (фиг. 3, диаграмма 1) С помощью линии задержки 14 формируется задержанная последовательность синхроимнульсов (фиг. 3, диаграмма 2).

В исходном состоянии ace счетчики и триггеры сброшены сигналом "Сброс" ), поступающим из интерполятора 10. Рассмотрим функционирование блока управ- 10 ления при записи управляющей программы в блок 8 памяти.

После того как полностью считан и заполнен в блоке 4 промежуточной . памяти первый кадр, т.к. дешифратор

2 адреса обнаружил признак конца кадра (фиг. 3, диаграмма 3), по заднему фронту синхроимпульсов устанавливается в состояние "1" триггер 11 (фиг.3, 20 диаграмма 4), с установкой которого формирователем 18 вырабатывается короткий импульс занесения в счетчик 17 (фиг. 3, диаграмма 6), записанного числа с выхода элемента 15 памяти.

Счетчик 16 адреса в этот момент установлен в "0", т.е. происходит обращение к элементу памяти по нулевому адресу, по которому в разрядах 1-5 записана длина информации регистра состояния памяти (8 бит), в разряде

6 — "1", которая является сигналом регистра 6 состояния памяти (фиг.3, диаграмма 5), а в разряде 7 — "0".

Состояние триггера 11 разрешает также формирование импульсов записи (фиг. 3, диаграмма 7), импульсов модификации (фиг. 3, диаграммы 4, 8) для сдвига информации в регистре 6 состояния памяти по задержанным син40 хроимпульсам и модификацию счетчика

17 на -1, что в совокупности приводит к записи в блок 8 памяти содержимого регистра 6 состояния памяти.

После того как счетчик 17 (фиг. 2) окажется обнуленным, т,е. вся инфор45 мация из регистра 6 состояния памяти будет переписана в блок 8 памяти, происходит модификация счетчика 16 адреса на +1. Теперь из элемента памяти будет считываться информация по адресу i, по которому в разрядах

1 5 хранится длина первой зоны (в нашем случае эта величина равна 20), а в разрядах 6 и 7 - нули. После обну55 ления счетчика 17 формирователь 18 вырабатывает очередной импульс (фиг.3, диаграмма 9), и в счетчик 17 записывается длина первой зоны. Так как теперь сигнал регистра 6 состояния памяти (фиг. 3, диаграм а. 5) равняется нулю, то начинают вырабатываться импульсы 1 (фиг. 2, диаграмма 11), для сдвига информации в блоке 4 промежуточной памяти и выходном регистре блока 18 памяти, а импульсы "Запись" и модификация будут выдаваться, только если на выходе регистров 6 состояния памяти установится 1 (записываемая эона не нулевая, (фиг. 3 диаграмма 10)..Таким образом осуществляется пропуск зон с нулевой информации. Вторая и последующая зоны записываются аналогичным образом. Когда будет записана последняя зона, в счетчике 16 адреса будет число 8 (количество в нашем случае равно 8).

По этому адресу в элемент памяти записана в 7-м разряде "1", которая осуществит сброс триггеров 1 1 и 12, а также счетчика 16 адреса (фиг. 2), схема вернется в исходное состояние.

Цикл повторяется до тех пор, пока не будут считаны все кадры управляющей программы.

Цикл считыванИя во многом анало— гичен циклу записи. Различие состоит в том, что импульсы "Запись" не вырабатываются вообще, а во время считывания флаговой информации вырабатывается сигнал, по которому разрешается занесение информации в регистр 6 состояния памяти. Начинается цикл с приходом иэ интерполятора сигнала "Смена кадра" (фиг, 3, диаграмма 12), который устанавливает триггер 12 режима считывания (фиг.3, диаграмма 13) .

Блок памяти работает в двух режимах: "Считывание" и "Запись". В начале работы независимо от режима осуществляется сброс счетчика 25 для установки начального нулевого адреса памяти сигналом "Сброс", поступающим из интерполятора 10.

1.

Запись информации в. блок памяТи, которая поступает по линии ВХБП, осуществляется побитно по сигналу "Запись", вырабатываемому в блоке 7 управления, после такта записи производится модификация адреса памяти в счетчике 25 адреса памяти сигналом, поступающим также из блока 7 управления. Первые десять выходов счетчика 25 подаются на адресные входы одновременно на все микросхемы операf423981 тивной памяти 27-91. Остальные выходы подаются на дешифратор 2 (фиг. 4), с помощью которого осуществляется выбор одной из 64 микросхем оператив5 ной памяти. В случае переполнения ,счетчика 25 вырабатывается сигнал

l"ÏåðeïoëHåíèå", который подается в блок 1 ввода для прекращения считы вания информации с перфоленты. 10

) Режим считывания отличается от предыдущего тем, что на блок памяти, íå подаются сигналы "Запись". Выход блока памяти поступает на сдвиговый регистр 29 для преобразования по-, ,,следовательного кода в параллельный и восстановления зон с нулевой информацией и в регистр 6 состояния памяти. Занесение информации в сцви говый регистр 92 производится по 20 сигналам, вырабатываемым в блоке 7 управления. Восстановление зон с ну, левой информацией происходит за счет ,того, что модификация адреса памяти не производится в течение которого количество тактов, равного длине данной зоны, а сдвиг информации в сдвиговом регистре 92 продолжается и, так как на выходе регистра флагов в это время "0", в сдвиговом регист- З0

ipe 92 будет записана зона с нулевой информацией независимо от состояния

«информационного выхода блока. памяти, Таким образом, в сдвиговом регистре

92 формируется кадр в полном объеме, который затем в параллельном коде с выходов сдвигового регистра 92 поступает на рабочие регистры интерполятора 10, 40

Формула из обретения

Устройство для программного управ ления, содержащее блок ввода управляющих программ, выход которого соединен с входом дешифратора адреса и с. первым входом преобразователя кодов, выход преобразователя кодов соединен с первым входом блока кОммутации, выход которого соединен с первым входом блока промежуточной памяти, первый выход дешифратора адреса соединен с вторым входом блока коммутации, а второй выход — с вторым входом преобразователя кодов, а также блок памяти, первый выход которого соединен с входом блока ввода управляющих программ, а второй выход - с входом интерполятора, отличающееся тем, что, с целью сокращения аппаратных затрат на блок памяти для хранения управляющих программ и повышения его надежности, введены регистр состояния памяти, мультиплексор и блок управления, первый вход которого соединен с первым выходом дешифратора адреса и с первым входом регистра состояния памяти, второй вход которого соединен с вторым выходом блока памяти, третий вход соединен с первым выходом блока управления, выход регистра состояния памяти соединен с вторыми входами блока управления, блока памяти и с первым входом мультиплексора, второй вход которого соединен с вторым выходом блока управления. третий вход— с выходом блока промежуточной памяти, а выход мультиплексора соединен с первым входом блока памяти, третий и четвертый входы которого соединены с третьим и четвертым выходами блока управления соответственно, третий вход блока управления соединен с первым выходом интерполятора, пятый выход блока управления соединен с пятым входом блока памяти и с вторым входом блока промежуточной памяти, шестой выход .блока управления соединен с четвертым входом регистра состояния памяти, второй выход интер олятора соединен с четвертым входом блока управления и с шестым входом блока памяти..1 423981! 423981 142393! л.

П

30пУсь Ю g у у

1ПППППППППГ Г " .1ПГ zz su erz zo sz ..JUUl..éÁ

1 2 2ЮЯГО МОЮ||2 W7- Ид бцитв|3аяге оз БЛ

1423981

Составитель Е. Титов

Техред И.Дидык Корректор Л. Патай

Редактор И. Циткина

Заказ 4685/49 Тираж 866 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r, Ужгород,. ул. Проектная, 4