Генератор тестов

 

Изобретение может быть использовано в аппаратуре контроля и диагностирования микропроцессорных програм-; мируемых контроллеров и микроЭВМ для выработки псевдослучайных последовательностей тестовых воздействий с заданными свойствами. Цель изобретения - увеличение быстродействия. Генератор тестовых воздействий содержит формирователь 1 псевдослучайных чисел, блок памяти 2, коммутатор 3, элемент И 4, счетчик 5, триггер 6 и резистор 7. При . генерации ; теста обеспечивается перебор всех сочетаний последовательно подаваемых команд тестируемой микроЭВМ из некоторого числа разрешенных команд. Перебор всех сочетаний создает условия для выявления псевдонеустойчивых неисправностей. 1 ил. с (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

24 2 А1 (19) (И) (я) 4 С 06 F 11/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ! (2 1) 4110707/24-24 (22) 11.06.86 (46) 15.09 ° 88. Б(0л. У 34 (71) Харьковский политехнический институт им. В,И. Ленина (72) В,В. Антосик, Л.В. Дербунович, Э.Н. Ковалев, А.Н. Мыэь, В.В. Нешвеев, В.И. Сирота и И.С. Шандрин (53) 68 1.3(088.8) (56) Авторское свидетельство СССР

Ф 1168951, кл. С 06 F 11/26, 1983.

Experimental results from random

testing of microprocessors. — Xavier

FEDI and Rem . Dand, р, 227, fig. 4. (54) ГЕНЕРАТОР ТЕСТОВ (57) Изобретение может быть использовано в аппаратуре контроля и диагностирования микропроцессорных програм- мируемых контроллеров и микроЭВМ для выработки псевдослучайных последовательностей тестовых воздействий с заданными свойствами. Цель изобретения — увеличение быстродействия. Генератор тестовых воздействий содержит формирователь 1 псевдослучайных чисел, блок памяти 2, коммутатор 3, элемент И 4, счетчик 5, триггер 6 и резистор 7. При, генерации; теста обеспечивается перебор всех сочетаний последовательно подаваемых команд тестируемой микроЭВМ из некоторого числа разрешенных команд. Перебор всех сочетаний создает условия для выявления псевдонеустойчивых неисправностей. 1 ил.

1424020

11зобретение относится к лвтама ике lt нычислительнай технике и может быть использовано для контроля микроЭВМ.

Цель изобретения — увеличение быстродействия.

Иа чертеже изображена блок-схема генератора.

Генератор содержит формиронатель 10

1 псевдослучайных чисел, блок 2 памяти, коммутатор 3, элемент 4, счетчик 5, триггер 6, резистор 7, выходы

8 блока памяти, выходы 9 формирователя псевдослучайных чисел, вход 10 15 пуска генератора, вход 11 синхронизации генератора, вход 12 синхронизации коммутатора, ныходы 13 поля тестового нлбарл генератора, вход

14 сброса генератора, выход 15 при- 20 знака конца теста генератора. формирователь 1 представляет собой регистр сднпгл с линейной обратной связью и выполнен на стандартных логических элементах ° 25

Коммутатор 3 содержит группу повторителей с тремя состояниями, выходы которых объед гиены и являются группой инфармлцианных входов, падк.вочлемых к входу 8, и группой выхо — 30 дав, соединенных посредством выходов

13 с группой инфармлцпанпых выходов, а управляющие входы группы повторителей подключены к входу 12 коммутатора 3.

Блок 2 памяти может выполняться в виде пастаяпного или палупастаянного запоминающего устройства, где производится размещение кодов команд установочной последовательности в 40

Г! ячейках с адресами, определяемыми состояниями формирователя 1 псевдослучайных чисел нл первых Г! шагах его работы. Остальные ячейки блока 2 заполняются кодами команд микроЭВМ (где Г! — число установок тестируемой

ЭВМ), Генератор работает следующим образом, Формирователь 1 и счетчик 5 устанавливаются в исходное состояние путем подачи на их входы сброса сигнала "Общий сброс с входа 14 устройства. Сигнал на этом входе может быть сформирован автоматически после включения питания или, например, появляется в результате нажатия соответствующей кнопки на пульте управления.

Нуленой сигнал с выхода заема счетчика 5 наступает на вход установки н

"О" триггера 6 и устанавливает et.o в нулевое состояние, н результате чего сигнал. на выходе !5 устройства принимает нулевое значение.

При поступлении сигнала Цикл выборки команды" на вход 11 устройства открывается элемент И 4, сигнал синхронизации поступает с синхровхода 10 устройства на синхронходы формирователя 1 псевдослучайных чисел и счетчика 5, переводя их в следующие состояния, при этом код адреса первой команды поступает с выходов формирователя 1 псевдослучайных чисел на соответствующие входы группы адресных входов блока 2 памяти. Одновременно сигнал "Цикл выборки команды" поступает на вход выборки кристалла блока 2 памяти и управляющий вход 12 коммутатора 3, переводя повторитель этого коммутатора н высокоимпедансное состояние. Первая команда поступает с выхода блока 2 памяти по цепи вход

8 — выходы 13 на выходы генератора.

После снятия сигнала "Цикл выборки команды" элемент И 4 закрывается, запрещая прохождение синхросигнала на синхровходы формирователя 1 псевдослучайных чисел и счетчика 5, группы выходов блока 2 памяти устанавливают н высокаимпедансное состояние, группа повторителей коммутатора 3 открывается и информация с выходов формирователя 1 псевдослучайных чисел поступает на выходы устройства °

Таким абрлзам, в момент установки единичного значения сигнала "Цикл выборки команды" происходит изменение состояния формирователя 1 псевдослучлйных чисел и счетчика 5 на один шлг и информлция нл выходы 8,13 поступает по шинам из блока 2, а при установке нулевого значения состояния формирователя 1 псевдослучайных чисел it счетчика 5 не изменяются, информация нл выходы поступает с второй группы выходов разрядон формирователя псевдослучайных чисел, чта может быть интерпретировано соответственно как первое, второе и последующие слова команды в диагностирующую микроЭВМ, Через 2 шагов счетчика 5 сигнал

k, с k-го разряда счетчика поступает на синхравхад триггера 6 и переводит его в единичное состояние, что свидетельствует об окончании установоч1424020

15 повторения

20 ной пас»»ецовл гс»ьности команд и нл— члле контра.»я микроЭВМ.

Рлзряг»1»ость счетч»»кл 5 опрецеляет длину последовлтепьност»» тестовых возцействий, в момент егo переца IIIp.— ния нулевой сигнал с выходл обрлтного переноса поступлет нл вход устлновки в "0" триггера 6 и устанавливает его в нулевое состои»»г»е, в ре— зультлте чего сигнал нл выходе 15 устройствл принимает нулевое значение, что свидетельствует об окончании последовательности тестовых воз действий.

Эффективность использовлгп»я генератора тестовых воздействий для контроля микроЭВМ определяется не только обеспечением полного перебора команд, но и возможностью генерировлния последовательности тестовых воздействий, содержлщей все возможные сочетания по г (г — натурлльное число) иэ и команд, а также сочетания каждой иэ и команд со всеми нлборлми длнных, что обеспечивлет контроль взаимного влияния цепей микропроцессорных больших интегральных схем и элементов микроЭВМ.

Нлпример, ц.»я абеспечения поплрного сочетлния всех команд орглнизация первой и второй групп BblxoII,01» формирователя псевдослучайных чисел производится путем черезразрядного подключения выходных линий разрядов, Так клк формирователь псевдослучайных чисел имеет 2 — 1 состояний, где k — количество разрядов формирователя, т.е, на его выходах формируютси все кодовые слова, за исключением нулевого (0000 — запрещенное состояние), то клждое состояние второй группы выходов разряцов (А,, A4) будет сочетаться со всеми состоин III III первой группы выходов разрядов (А,, А ). Таким образом, данный код А А,» адреса команды будет встречлтьси с полным набором А»А данных. Нл следуз ющем шаге сдвига информации в генераторе псевдослучайных чисел состояние

А„А будет интерпретировано как адрес следующей команды и, с.»å »o»Iàòåëüíî, при полном цикле работы формирователя псевдослучайных чисел будет обеспечен соответственно попарный перебор всех команд. Для обеспечения перебора по о

3,4 и т,д. комлнц необходимо организовать первую и вторую группу выходов

55 формирователя псевдослучайных чисел путем подключения соответственно выходов каждого 3,4 и т.д. разрядов формирователя псевдослучайных чисел.

Использование изобретения позволяет формировать последовательности псевдослучайных тестовых воздействий для микрспроцессорных программируемых контроллеров и микраЭВМ. Частота повторения команд в выходной последовательности тестовых воздействий устройства может быть задана путем занесения каждой команды в несколько ячеек в блоке 2 памяти команд в соответствии с заданной вероятностью

Ф о р м у л л и з о б р е т е н и я

Генератор тестов, содержащий формирователь псевдаслучлйгп»х чисел, блок памяти и счетчик, причем синхравход генерлтора саед»»нен с первым входом элемента И, вход сбрасл генерлторл соединен с входами сброса формировлтеля псевдослучайных чисел и счетчика, а т л и ч а ю шийся тем, что, с целью увеличения быс.тродействия, генерлтор содержит элемент

И, тр»»ггер и коммутлтор, причем вход синхрогп»злц»и» генератора соединен с синхровходом блока памяти, выход которого соединен с первым информационным входом коммутатора, выход которого являетаи выходом поля тестового набора генераторл, выход признака концл тестл которого соединен с выходом триггера, вход сброса которого соединен с вьгхадом заема счетчика, k-й разрядный выход счетчика, где

1о»,М, М вЂ” длина установочной последовательности с учетом конкретного типа заданного тестируемого обьекта, соединен с- входом синхронизлции триггера, информационный вход которого подключен к шине единичного потенциала генератора, счетньп» вход счетчика соединен с выходом элемента

И и синхровходом формирователя псевдослучайных чисел, первая и вторая группы выходов которого соответственно соединены с адресной группой входов блока памяти и второй группой информационных входов коммутатора, а второй вход элемента И соединен с входом пуска генератора.