Регенератор квазитроичного цифрового сигнала

 

Изобретение относится к технике связи. Цель изобретения - повышение помехоустойчивости. Регенератор содержит усилитель-корректор 1, блок управления 2, формирователь 3 управляющего напряжения, г-р 4, делитель 5 частоты, выходной блок 6, управляемые фильтры 7 и 8, усилитель 9 низкой частоты, сумматор 10, эл-т ИСКЛО- ЧАЮЩЕЕ ИЛИ И, блок усреднения 12, компараторы 13 и 20, блоки совпадения 14 и 16, инвертор 15, реверсивный счетчик 17, ЦАП 18, управляемый блок задержки 19 и г-р 21 импульсов, Если по какой-либо причине тактовые импульсы сдвигаются вправо (влево) от их оптимального положения, то в устройстве осуществляется уменьшение (увеличение) задержки тактовых импульсов на выходе блока задержки 19, что обеспечивается работой реверсивного счетчика 17 в режиме прямого (обратного) счета. Цель достигается путем повышения точности фазирования тактовых импульсов. 2 ил. О в (П

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABT0PGHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (6! ) 1022316 (21) 416) 654/24-09 (22) 15.12.86 (46) 15.09.88. Бюл. У 34 (71) Одесский электротехнический институт связи им. А. С. Попова (72).Е. Н. Мельникова, H. К. Колтун, Д. А. Сирбиладзе и M. Г. Кудзиева (53) 621.395.641.1(088.8) (56) Авторское свидетельство СССР

В 10223)6, кл. Н 04 В 3/04, 1981. (54) РЕГЕНЕРАТОР КВАЗИТРОИЧНОГО ЦИФРОВОГО СИГНАЛА (57) Изобретение относится к технике связи. Цель изобретения — повышение помехоустойчивости. Регенератор содержит усилитель-корректор 1, блок управления 2, формирователь 3 управляющего напряжения, г-р 4, делитель

„„SU„„1424128 А 2 (Ч) 4 " 04 ) 3/08, Н 04 В 3/04

5 частоты, выходной блок 6, управлю емые фильтры 7 и 8, усилитель 9 низкой частоты, сумматор 10, эл-т ИСКЛО"

ЧАЮЩЕЕ И1)И !1, блок усреднения ) 2, компараторы 13 и 20, блоки совпадения 14 и 16, инвертор 15, реверсивный счетчик 17, ЦАП )8, управляемый блок задержки 19 и r-p 21 импульсов.

Если по какой-либо причине тактовые импульсы сдвигаются вправо (влево) от их оптимального положения, то в устройстве осуществляется уменьшение (увеличение) задержки тактовых импульсов на выходе блока задержки 19, что обеспечивается работой реверсивного счетчика 17 в режиме прямого а 9 (обратного) счета. Цель достигается путем повышения точности фазирования тактовых импульсов. 2 ил.

С::

1424128

Изобретение относится к технике связи, может использоваться в цифровых системах передачи информации и является усовершенствованием регене- 5 ратора по авт. св. У 1022316.

Целью изобретения является повышение помехоустойчивости путем повышения точности фаэирования тактовых импульсов. t0

На фиг. 1 приведена структурная электрическая схема регенератора квазитроичного цифрового сигнала; на фнг. 2 — временная диаграмма работы регенератора. 15

Регенератор содеряс т усилителькорректор I, блок 2 управления, формирователь 3 управляющего напряжения, генератор 4, делитель 5 частоты, выходной блок 6, первый управляемый 20 фильтр 7, второй управляемый фильтр

8, усилитель 9 низкой частоты, сумматор 10 элемент ИСКЛЮЧАКй(ЕЕ ИГПИ 11 блок 12 усреднения, первый компаратор 13, первый блок 14 совпадения, 25 инвертор 15, второй блок 16 совпадения, реверсивный счетчик 17, цифроаналоговый преобразователь 18, управляемый блок 19 задержки, второй компаратор 20, генератор 21 импульсов ° 30

Регенератор квазитроичного цифрового сигнала работает следующим образом.

На вход регвнератора поступает квазнтроичный цифровой сигнал, а также синхронизирующий синусоидапьный сигнал, введенный в низкочастотную часть спектра цифрового сигнала, причем частота синусоидального сигнала в кратное число раз меньше тактовой частоты цифрового сигнала. Синхрони- 40 зирующий синусоидальный сигнал подавляется в усилителе-корректоре 1, а на первый вход блока 2 управления поступает откорректированный информацион" ный сигнал. С помощью управляемого 45 фильтра 7 синусоидальный сигнал выделяется и поступает на второй вход блока 2 управления, а также — через усилитель 9 низкой частоты — на вход сумматора 10. С двух информационных выходов блока 2 управления Дьа IIoTGKG прямоугольных импульсов, соответствуяцих положительным и отрицате.7ьцым импульсам квази троичного сигнала, подаютсЯ на Выход> Ой блок 6. С ВыхоДа блока 6 квазитроичный сигнал„ в спектре которого для передлчи синусондального сигнала "вырезан." участок частот с помощью управляемого фильтра 8, поступает на другой вход сумматора 10.

Сигнал на выходе сумматора 10 является выходным сигналом регенератора.

Цифровой сигнал (фиг. 2а) с одного из выходов блока 2 управления, а такяе тактовый сигнал (фиг. 2б) с выхода управляемого блока 19 задержки поступают на входы элемента ИСКЛЮЧАНЦЕЕ

ИЛИ 11. Если положительные фронты тактовых импульсов находятся в середине информационных импульсов (фиг. 2а,б), то на выходе элемента

ИСКЛОЧАЛЦЕЕ ИЛИ 11 сигнал имеет форму, показанную на фиг. 2в. Этот сигнал усредняется в блоке 12 и поступает на информационные входы компараторов 13 и 20. Средний уровень сигнала Uq в этом случае равен половине амплитуды прямоугольных импульсов (фиг. 2в).

Пороговые напряжения U è Uä, по2

Даваеиыа На ПОРОГОВЫЕ ВХОДЫ КОМПаРаторОВ 13 и 20, соответственно больше и меньше напряжения U (фиг. 2в).

При этом на инверсном выходе компаратопа 13 и на поямом выходе компаратора 20 присутствуют логические "1", на выходах блока 14 совпадения, инвертора 15 и блока 16 совпадения — соответственно логические I", "0" и "0, а состояния реверсивного счетчика 17 и цифроаналогового преобразователя 18 остаются неизменными.

Если по какой-либо причине тактовы импульсы сдвигаются вправо (фиг. 2г) от их оптимального положения (фиг. 2б), то на выходе блока 14 скважность импульсов уменьшается, что приводит к увеличению напряжения на выходе блока 12 усреднения (Фиг. 2p) и изменению состояний выходов компаратора 13, блока 14 совпадения ы инвертора 15 ° При этом импульсы с выхода генератора 21 поступают через блок

16 совпадения на реверсивный счетчик

l7, работающий в этом случае в режима прямого счета. Режим работы реверсивного счетчика 17 определяется уровнем сигнала на прямом выходе компаратора

13. Результат счета реверсивного счетчика !7 преобразуется цифроаналоговым преобразователем 18 в напряжение, уменьшающее задержку тактовых импульсов на выходе управляемого блока 19 задержки °

При сдвиге тактовых импульсов влево от их оптимального положения увеличение задержки обеспечивается работой реверсивного счетчика 17 в режиме

14241 обратного счета аналогичным образом (фиг. 2е,и) . ср

Составитель И. Котиков

Редактор А. Маковская Техред Л.Олийнык Корректор В. Романенко

Заказ 4698/57 Тираж 660 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Формула иэ обретения

Регенератор кваэитроичного цифрового сигнала по авт. св. У 1022316, отличающийся тем, что, с целью повьппения помехоустойчивости путем повышения точности фаэирования тактовых импульсов, введены последовательно соединенные элемент ИСКЛЮЧАЮЩЕЕ KIN, блок усреднения, первый компаратор, первый блок совпадения, иивертор, второй блок совпадения, реверсивный счетчик, цифроаналоговый преобразователь и управляемый блок задержки, а также второй компаратор и генератор импульсов, причем первый

28 выход делителя частоты соединен с вторым входом выходного блока через управляемый блок задержки, выход которого подключен к первому входу элемента ИСКЛЮЧАКй!ЕЕ KIH, один из выходов блока управления соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход блока усреднения подключен к первому входу второго компаратора, выход которого соединен с вторым входом первого блока совпадения, выход генератора импульсов подключен к второму входу второго блока совпадения, второй выход первого компаратора соединен с вторым входом реверсивного счетчика, а вторые входы первого и. второго компараторов подключены к соответствукщим источникам пороговых напряжений.