Устройство для сокращения избыточной информации

 

Изобретение относится к телеметрии и может быть использовано в многоканальных цифровых телеметрических системах информации с малой избыточностью. Цель изобретения - расширение области применения за счет сохранения точностных характеристик при увеличении числа контролируемых сигналов. Устройство содержит коммутатор 1, аналого-цифровой преобразователь 2, блок 3 синхронизации, блок 4 буферной памяти, блок 5 оценки знака первой производной входного сигнала, формирователь 6 импульсов, блок 7 элементов И, многоустойчивый элемент 8, преобразователь 9 десятичного кода в двоичный, мультиплексор 10, элемент НЕ 11, блок 12 управления, блок 13 памяти, входную шину 14, выход 15 сигнала "Запрос", входы 16, 17 управления, выходную шину 18, преобразователь 19 время-цифра. 2 з. п. ф-лы, 4 ил.

Изобретение относится к телеметрии и может быть использовано в многоканальных цифровых телеметрических системах информации с малой избыточностью. Цель изобретения расширение области применения за счет сохранения точностных характеристик при увеличении числа контролируемых сигналов. На фиг.1 представлена структурная схема устройства для сокращения избыточности информации; на фиг.2 функциональная схема блока управления; на фиг. 3 функциональная схема преобразователя время-цифра; на фиг.4 возможный вариант реализации многоустойчивого элемента. Устройство содержит коммутатор 1, аналого-цифровой преобразователь 2, блок 3 синхронизации, блок 4 буферной памяти, блок 5 оценки знака первой производной входного сигнала, формирователь 6 импульсов, блок 7 элементов И, многоустойчивый элемент 8, преобразователь 9 десятичного кода в двоичный, мультиплексор 10, элемент НЕ 11, блок 12 управления, блок 13 памяти, входную шину 14, выход 15 сигнала "Запрос", входы 16, 17 управления, выходную шину 18, преобразователь 19 время-цифра. Блок управления (фиг.2) содержит элемент НЕ 20, элементы 21, 22 равнозначности, элемент ИЛИ 23, мажоритарный элемент 24, счетчики 25, 26. Преобразователь время-цифра (фиг. 3) содержит элемент НЕ 27, генератор 28, триггеры 29, 30, 31, мажоритарный элемент 32, элемент 33 равнозначности, счетчик 34. Многоустойчивый элемент (фиг.4) содержит элементы ИЛИ-НЕ 35-38, элементы 39, 40 равнозначности. Устройство работает следующим образом. В исходном состоянии на управляющем выходе 15 блока 12 управления установлен потенциал, запрещающий работу ПВЦ 19. По установочному входу 16 установлен потенциал, блокирующий режим считывания блока 12 и отключающий выходы блока 13 от выходной шины 18. По числовой выходной шине блока 9 преобразования кода начальный (нулевой) код отключает передачу импульсов через мультиплексор 10 и разрешает периодическое подключение входа АЦП 2 к входам шины 14 при помощи коммутатора 1. Преобразователь 19 время-цифра установлен в нулевое состояние, на выходах блока 6 оценки знака dU/dt также нулевые уровни. Блок 12 управления установлен в режим записи при заданном начальном адресе. Блок оценки знака первой производной входного сигнала обеспечивает формирование выходных сигналов, уровень которых тождественен знаку первой производной, например, U_вых +1 при df/dt > 0, U_вых 0 при df/dt 0, U_вых -1 при df/dt < 0. Таким образом, обеспечивается выделение экстремальных моментов входного сигнала независимо от их амплитудно-временных параметров. Возможны варианты реализации данного блока на основе соединения разделительной (дифференцирующей) RS-цепи и усилителя постоянного тока (УПТ) для каждого из входов или на основе поочередного запоминания предыдущего уровня и сравнение с текущим значением схемой сравнения на УПТ. Блок элементов И, организованный таким образом, что первый и второй входы каждого из них соединены с соответствующим выходом формирователя импульсов и мультиплексора, увеличивает достоверность результатов контроля, так как исключается вероятность искажения (потери) регистрации результатов контроля при совпадении экстремальных моментов нескольких сигналов. Существование такой вероятности определяется конечной величиной длительности импульса, используемого для организации заданного фронта в формирователе импульсов. При совпадении экстремальных моментов нескольких сигналов и формировании импульсов управления одного из них в течение длительности импульса с выхода мультиплексора, когда осуществляется выключение схемы соответствующего канала, за счет последовательного подключения сработавших входов блоками многоустойчивого элемента, десятично-двоичного преобразователя и мультиплексора цепи этих входов будут выключены. Блок элементов И блокирует передачу сигналов с формирователя импульсов до окончания действия сигнала выключения, что и обеспечивает исключение искажений результатов. Многоустойчивый элемент обеспечивает исключение ограничений по разновременности на контролируемые сигналы, так как при совпадении моментов экстремальных значений он осуществляет упорядоченную регистрацию результатов контроля. Преобразователь время-цифра обеспечивает определение разновременностей моментов наступления экстремальных значений, что совместно с регистрацией величины амплитуды определят обе координаты (U, T) характерной точки контролируемого процесса (сигнала), как наиболее ценной. В момент подачи контролируемого сигнала по шине 14 перепад напряжения с выхода блока 5 оценки знака совместно с тактовым импульсом блока 3 синхронизации формирует на выходе формирователя 6 импульсов сигнал. Совместно с тактовым импульсом блока 3 синхронизации он через элемент И блока 7 поступает на соответствующий вход многоустойчивого элемента 8, который блокирует остальные входы и изменяет сигнал на соответствующем выходе. Этот сигнал с выхода преобразователя 9 в двоичном коде переключает мультиплексор 10 в режим передачи тактового импульса блока 3 на соответствующий вход формирователя 6 импульсов и при помощи блока 3 синхронизации и коммутатора 1 подключен к АЦП 2 соответствующий вход. Таким образом, на информационных входах буферной памяти 4 подготовлены к записи, номер обрабатываемого входа и начальные (нулевые) результаты с АЦП 2 и ПВЦ 19. С другого выхода блока 9 подается сигнал считывания на ПВЦ 19 и записи на блок 12 (з/с). После регистрации в буферной памяти 4 результатов преобразования блок 12 устанавливает новый адрес. Для этого используются тактовые импульсы блока 3 синхронизации с периодом больше, чем для формирователя 6 импульсов. После установки нового адреса блок 12 на выходе 15 формирует сигнал "Запрос", разрешающий ПВЦ 19 и идентифицирующий в сопрягаемом приборе канала связи факт наличия информации для передачи результатов контроля. Описанный алгоритм осуществляется в процессе фазы (O, π) импульса блока 3 синхронизации на входе элемента НЕ 11, т. е. в течение времени, когда осуществляется обработка и регистрация результатов одного сигнала по одному входу. После смены фаз на ( π, 2 π) сигнал с выхода мультиплексора 10 возвращает соответствующую схему формирователя 6 импульсов в исходное состояние и соответственно блок 9. Вследствие этого импульс на выходе мультиплексора 10 прекращается раньше окончания фазы ( π, 2 π). Данного времени достаточно для окончания переходных процессов во всех участвовавших в преобразовании блоков, только преобразователь 19 продолжает работать, так как в буферной памяти 4 имеется запись. При последующих срабатываниях блока 5 оценки знака по другим входам или при изменении знака dU/dt указанный цикл повторяется. В случае совпадения моментов срабатывания блока 5 упорядочение режимом записи осуществляется многоустойчивым элементом 8, который осуществляет поочередное подключение формирователя 6 импульсов, реализующего при этом запоминание факта наличия сигнала. Следует отметить, что в каждом последующем цикле в память заносятся координаты времени относительного сигнала (входа) с данной нулевой координатой. Для исключения ошибки при считывании с работающего ПВЦ 19 в нем использованы элементы синхронизации, которые могут быть реализованы по схеме заявки. Следовательно, когда канал связи загружен, накопление результатов контроля осуществляется в буферной памяти 4. При поступлении с канала связи по входу 16 потенциала "Разрешение" подключаются выходы блока 13 памяти к выходной шине 18, блок 12 переводится в режим считывания, уменьшается номер адреса на 1, переписываются в блок 13 памяти результаты последнего цикла записи. Когда необходимые операции по обработке информации в канале связи завершаются, он формирует импульс "Сброс" по входу 17. По этому сигналу повторяется цикл считывания, за исключением соединения блока 13 с шиной 18. После окончания вывода всей информации из буферной памяти 4 блок 12 снимает сигнал "Запрос" с управляющего выхода 15: канал связи отключается и устройство возвращается в исходное состояние.

Формула изобретения

1. УСТРОЙСТВО ДЛЯ СОКРАЩЕНИЯ ИЗБЫТОЧНОЙ ИНФОРМАЦИИ, содержащее коммутатор, первый вход которого является информационным входом устройства, а выход соединен с входом аналого-цифрового преобразователя, блок буферной памяти, блок синхронизации, первый выход которого соединен с вторым входом коммутатора, отличающееся тем, что, с целью расширения области применения устройства за счет сохранения точностных характеристик при увеличении числа контролируемых сигналов, в него введены формирователь импульсов, блок элементов И, многоустойчивый элемент, преобразователь десятичного кода в двоичный, мультиплексор, элемент НЕ, преобразователь время-цифра, блок управления, блок памяти, блок оценки знака первой производной входного сигнала, вход которого подключен к первому входу коммутатора, выход соединен с первым входом формирователя импульсов, выход которого соединен с первым входом блока элементов И, выход которого через многоустойчивый элемент соединен с входом преобразователя десятичного кода в двоичный, первый выход которого соединен с первым входом мультиплексора, входом блока синхронизации и первым информационным входом блока буферной памяти, выход которого соединен с первым входом блока памяти, второй выход преобразователя десятичного кода в двоичный соединен с первыми входами блока управления и преобразователя время-цифра, выход которого соединен с вторыми информационными входами блока буферной памяти, выход аналого-цифрового преобразователя соединен с третьими входами блока буферной памяти, второй вход блока синхронизации соединен с вторыми входами формирователя импульсов и блока элементов И и через элемент НЕ с вторым входом мультиплексора, выход которого соединен с третьим входом формирователя импульсов, третий выход блока синхронизации соединен с вторым входом блока управления, первый и второй выходы которого соединены соответственно с управляющим входом блока буферной памяти и вторым входом блока памяти, третий выход блока управления соединен с вторым входом преобразователя время-цифра и является выходом сигнала "Запрос" устройства, третий вход блока управления является первым (управляющим) входом устройства, третий вход блока управления объединен с третьим входом блока памяти и является вторым управляющим входом устройства, выход блока памяти является информационным выходом устройства. 2. Устройство по п. 1, отличающееся тем, что блок управления содержит счетчики импульсов, элементы равнозначности, элемент НЕ, элемент ИЛИ - НЕ и мажоритарный элемент, первый вход которого объединен с первым входом первого счетчика импульсов и является вторым входом блока управления, выход элемента НЕ соединен с первыми входами первого и второго элементов равнозначности, выход первого элемента равнозначности соединен с вторым входом первого счетчика импульсов, первый выход которого соединен с вторым входом мажоритарного элемента, третий вход которого подключен к шине положительного потенциала, выход соединен с первым входом второго счетчика импульсов, второй выход первого счетчика импульсов соединен с его третьим входом и вторым входом второго элемента равнозначности, выход которого соединен с вторым входом второго счетчика импульсов и является третьим выходом блока управления, выход второго счетчика и выход элемента ИЛИ - НЕ являются первыми выходами блока управления, третий выход первого счетчика импульсов соединен с первым входом элемента ИЛИ - НЕ и является вторым выходом блока управления, вторые выходы элемента ИЛИ - НЕ и первого элемента неравнозначности и вход элемента НЕ являются соответственно первым, четвертым и третьим входами блока. 3. Устройство по п.1, отличающееся тем, что преобразователь время-цифра содержит элемент НЕ, элемент равнозначности, мажоритарный элемент, счетчик импульсов, триггеры и генератор импульсов, выход которого соединен с первыми входами первого триггера и элемент равнозначности, выход которого соединен с первыми входами второго триггера и мажоритарного элемента, выход которого соединен с первыми входами счетчика импульсов и триггера, выход которого соединен с вторым входом счетчика импульсов, выход элемента НЕ соединен с вторыми входами первого триггера и мажоритарного элемента, выходы первого и второго триггеров соединены с вторыми входами соответственно элемента равнозначности и мажоритарного элемента, вход элемента НЕ, третий вход первого и второй вход третьего триггеров объединены и являются вторым входом преобразователя, второй вход второго триггера является первым входом преобразователя, выход счетчика импульсов является выходом преобразователя.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4