Операционное устройство
Изобретение относится к вычислительной технике, в частности к /J арифметическим устройствам, и может быть использовано при построении верттикал ньк процессоров ортогональных вычислительных машин и при построении универсальных процессоров. Целью изобретения является повьшение быстродействия . Поставленная цель достигается при выполнении операции определения количества единиц двоичного кода. Поставленная цель достигается тем, что в операционное устройство , содержащее накапливанлдий регистр 1, арифметико-логический блок 2, первый 3 и второй 4 мультиплексоры , блок 5 регистров, сдвигатель 6, блок 8 памяти и счетчик 9, введен блок 7 элементов И с соответствующими связями. 1 табл ., 1 ил. с (Л 4 to 01 о ел сд ю ;;
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (51) 4 G 06 Р 7/38
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А ВТОРСНОМУ СВИДЕТЕРЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4209751/24-24 (22) 12.03 .87 (46) 23.09.88. Бюл. !! 35 (71) Институт кибернетики им.В.M.Глушкова (72) М.В.Семотюк, Ю.А.Сабельников и В.В.Нелуп (53) 681.325(088 8) (56) Иикропроцессорные комплекты интегральных схем. Состав и структура./Под ред. А.А.Васенкова, В.А.Шахнова. -M. Радио и связь, 1982, с. 143.
Авторское свидетельство СССР
885993) кл, G 06 F 7/38, 1980. (54) ОПЕРАЦИОННОЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике, в частности к,.SUÄÄ 1425655 А1 арифметическим устройствам, и может быть использовано при построении вертикальных процессоров ортогональных вычислительных машин и при построении универсальных процессоров. Целью изобретения является повышение быстродействия. Поставленная цель достигается при выполнении операции определения количества единиц двоичного кода. Поставленная цель достигается тем, что в операционное устройство, содержащее накапливающий ре-:« гистр 1, арифметико-логический блок
2, первый 3 и второй 4 мультиплексоры, блок 5 регистров, сдвигатель 6, блок 8 памяти и счетчик 9, введен а блок 7 элементов И с соответствуюшими связями. 1 табл ., 1 ил.
1425655
Изобретение относится к цифровой вычислительной технике, в частности операционным арифметическим устройствам, и предназначено для использования в процессорах вычислительных
Машин, в том числе, и в вертикальных
1 роцессорах ортогональных машин для подсчета количества единиц в двоичном числе.
1О
Целью изобретения является повышеие быстродействия.
На чертеже представлена схема опеационного устройства, Устройство содержит накапливающий егистр 1, арифметико-логический блок первый мультиплексор 3, второй ультиплексор 4, блок 5 регистров, омбинационный сдвигатель 6, блок 7 лементов И, блок 8 памяти, .счетчик первый 10 и второй 11 информацинные входы устройства, выход 12 устойства, с первого по седьмой установочные входы 13-19 устройства, тактовый вход 20 устройства, мультиплек- 25 фор 4 помимо функции коммутации вы полняет функцию маскирования информа ции, поступающей с первого и второго информационных входов, информацией третьего информационного входа.
Блок 8 памяти имеет кодировку, представленную в таблице.
Повышение быстродействия достига-Ется при выполнении операции определения количества единиц в коде, при которой устройство работает следующим35 образом.
Перед началом работы двоичный код ф входа 10 заносится в накапливающий регистр 1, а счетчик 9 устапавливаЮтся в состояние 0-001.
В процессе счета количества единиц используются информационные входы мультиплексоров 3 и 4, на которые подается двоичный код из накапливающего регистра 1.
К содержимому счетчика 9 в каждом такте прибавляется единица. Сдвигатель 6 под управлением счетчика 9
50 производит сдвиг на 2 разрядов в
1.-ом тексте работы (i = 1, 2... содержимое счетчика 9) . Сдвинутый код поступает на один из входов блока
7 элементов И, на выходе блока 8 па55 мяти, под управлением счетчика 9 в
i-ом такте работы появляется соотВетствующее значение маски и поступает на другой вход блока 7 элементов
И и третий информационный вход мультиплек сора 4.
Таким образом, на один вход арифметико-логического блока 2 поступает сдвинутый замаскированный код, а на другой — замаскированный код. В арифметико-логическом блоке 2 происходит их сложение и полученный результат записывается в накапливающий регистр 1.
По окончании последнего такта работы в накапливающем регистре 1 получено двоичное число, которое соответствует количеству единиц,в исследуемом коде.
Для произвольной длины двоичндго кода п количество тактов работы по подсчету числа единиц в устройстве составляет величину е (log Е(к) — целая часть К, не меньшая этого аргумента. Для выполнения устройством про чих операций, предусмотренных в арифметика-логическом блоке 2, счетчик 9 устанавливается в состояние 0 0 — 0 0 и не инкрементируется ° При таком коде счетчика 9 сдвигатель 6 не осуществляет сдвига входной информации. Код с выхода мультиплексора 3 без изменений поступает на вход арифметико-логического блока 2. формула и з о б р е т е н и я Операционное устройство, содержащее накапливающий регистр, арифметико-логической блок, два мультиплексора, блок регистров, комбинационный сцвигатель, блок памяти и счетчик, причем выход накапливающего регистра является выходом устройства и соединен с первыми информационными входами первого и второго мультиплексоров, вторые информационные входы которых являются соответственно первым и вторым информационными входами устройства, выход первого мультиплексора соедине с информацио шым входом комбинационного сдвигателя, выход блока регистров соединен с треть им ин форма цион ным вх одом и е рв î r o мультиплексора, тактовый вход устройства соединен со счетным входом счетчика, выход которого соединен с адресным входом блока памяти, ныход которого соединен с третьим информа— ционным входом второго мультиплексора, выход которого соединен с первым 1425655 Код маски Адрес 1 1 1 1 1 1 ° ° ° ° ° ° ° ° ° ° ° ° ° ° ° ° ° ° ° ° 1 1 0 1 0 1 0 1 ...... ° ° ... ° ° . ° . ° ...0 1 0 0 1 1 0 0 ° ............. ° .0 0 1 1 00001111.00001111 0 0 ° ° ° ° ° ° ° 0 0 ° 1 1 ° ° ° ° ° log n Составитель А. Клюев Редактор Г. Гербер Техред М.Ходанич Корректор И. Муска Заказ 4770/46 Тираж 704 Подписное ВИИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д, 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 ннформапионным входом арифметико-логического блока, выход которого соединен с информационным входом накапливающего регистра, с первого по седьмой установочные входы устройства соединены соответственно с входом разрешения сдвига накапливающего регистра, входом задания вида операции арифметико-логического блока, управляющим входом первого мультиплексора, управляющим входом второго мультиплексора, адресным входом и входом задания режима блока регистров, с установочным входом счетчика, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит блок элементов И, причем вы-, ход арифметико-логического блока 5 соединен с информационным входом блока регистров, выход счетчика соединен с входом задания величины сдвига комбинационного сдвигателя, выход блока памяти и выход .комбинационного сдвигателя соединены соо.ветственно с первым и вторым входами блока элементов И, выход которого соединен с вторым информационным входом арифметико-логического блока.
