Устройство формирования управляющих сигналов для потактового контроля микропроцессорной системы

 

Изобретение относится к цифровой вычислительной технике и может быть использовано для контроля, наладки и диагностики микропроцессорных систем на базе синхронных микропроцессоров . В устройстве увеличено количество квазистатически контролируемых тактов микропроцессорных систем .Цель изобретения - повышение глубины контроля микропроцессорной системы. Устройство формирования управляющих сигналов для потактового контроля микропроцессорной Системы содержит формирователь импульсов 1, состоящий из переключателя 9 .и триггера 10, переключатель частоты синхрогенератора 2, состоящий из элемента И 6, элемента задероиси 8 и триггера 7, переключэ,тель 3, вьтолненный в виде кнопки 5, триггер 4. Инициализация микропроцессорной системы для выполнения очередных тактов машинного цикла производится по инициативе пользователя с помощью кноп-. ки фррмирователя импульсов. 2 ил. С/)

СОЮЗ CORETCHHX

СО(1ИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) А1 (. 1Р 4 G 06 F 11/30

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4119559/24-24 (22) 02.07.86 (46) 23.09.88. Бюл. У 35 (71) Донецкий филиал Института

"Гипроуглеавтоматизация" (72) А.А.Мецгер, Д.О.Охота и Л.И.Раппопорт (53) 681.3 (088.8) (56) Устройство пошагового контроля выполнения программ микроЭМВ на базе синхронного микропроцессора.Радио, 1983, Н 4, с.29.

Алексеенко А.Г. и др ° Проектирование радиоэлектронной аппаратуры на микропроцессорах. — М.: Радио и связь, 1984, с.153. (54) УСТРОЙСТВО ФОРМИРОВАНИЯ УПРАВЛЯКМЦИХ СИГНАЛОВ ДЛЯ ПОТАКТОВОГО

КОНТРОЛЯ МИКРОПРОЦЕССОРНОЙ СИСТЕМЫ (57) Изобретение относится к цифровой вычислительной технике и может быть использовано для контроля, наладки и диагностики микропроцессорных систем на базе синхронных микропроцессоров. В устройстве увеличено количество квазистатически контролируемых тактов микропроцессорных систем.Цель изобретения — повышение глубины контроля микропроцессорной системы. Устройство формирования управляющих сигналов для потактового контроля микропроцессорной системы содержит формирователь импульсов 1, состоящий из переключателя 9 .и триггера 10, переключатель частоты синхрогенератора 2, состоящий из элемента И 6, элемента задержки 8 и триггера 7, переключатель 3, выполненный в виде кнопки 5, триггер 4.

Инициализация микропроцессорной системы для выполнения очередных тактов машинного цикла производится по инициативе пользователя с помощью кноп-, ки формирователя импульсов. 2 ил.

Изобретение относится к вычислительной технике и может быть исполь" зовано для контроля, наладки и диагностики микропроцессорных систем на базе синхронных микропроцессоров.

Цель изобретения — повышение глубины контроля микропроцессорной системы за счет возможности ее контроля в любом такте машинного цикла. 1О

На фиг.1 приведена функциональная схема устройства; на фиг.2 -- времен ные диаграммы работы устройства, Устройство формирования управляющих сигналов для потактового конт- 15 роля микропроцессорной системы (фиг.1) содержит формирователь импульсов, переключатель 2 частоты синхрогенератора, первый переключатель 3, первый триггер 4.

Первый переключатель 3 выполнен в виде тумблера 5.

Переключатель 2 частоты синхро1 генератора содержит элемент И 6, третий триггер 7 и элемент 8 задерж- 25 ! ки.

Формирователь 1 импульсов состоит из второго переключателя 9 и втo.рого триггера 10.

Работу устройства рассмотрим, ЗО например, совместно с микропроцессором КР580ИК80А.

Устройство работает следующим образом.

В исходном состоянии тумблер 5 переключателя 3 разомкнут. При вклю чении питания на выходе формирователя 1 импульсов устанавливается напряжение логической единицы (фиг.2а), которое поступает на первый вход переключателя 2 частоты синхрогенератора и через элемент задержки 8 на D-вход триггера 7, На выходе D-триггера устанавливается логической ноль (фиг.2д). Сигнал

45 с. выхода D-триггера 7 переключателя

2 частоты синхрогенератора поступает на синхрогенератор микропроцессорной системы и на счетный вход триггера 4.

Сигналы с выходов переключателя

2 частоты синхрогенератора (фиг.2д) и .триггера 4 (фиг.2е) находятся в пассивном состоянии и не влияют на работу микропроцессора.

Возможные изменения входно1 о сигнала устройства (фиг,2в), поступающего на второй вход переключателя 2 частоты синхрогенератора, не приводят к изменению его выходных сигналов.

При замыкании тумблера 5 переключателя 3 входной сигнал (фиг,2ж) поступает на установочный вход триггера 4, устанавливает на его выходе сигнал логического нуля (фиг.2е).

Этот сигнал переводит микропроцессор в квазистатическое состояние режима ожидания и на входе устройства устанавливается сигнал логической единицы, подтверждающий этот режим (фиг.2в).

В этом состоянии производится контроль сигналов микропроцессора и схем, непосредственно работающих с ним, Рассматриваемое состояние аналогично состоянию, в котором производится контроль известнымн устройствами.

При нажатии кнопки формирователя импульсов на его выхопе формируется сигнал логического нуля (фиг.2а), который поступает на элемент 8 задержки и элемент И 6 переключателя

2 частоты синхрогенератора. На выходах элемента 8 задержки и элемента

И 6 устанавливаются напряжения логического нуля (фиг.2в,г).

При отпускании кнопки формирователя 1 импульсов на его выходе снова установится сигнал логической единицы (фиг.2а), поступающий на входы элемента 8 задержки и элемента И 6. На выходе элемента 8 задержки еще некоторое время сохраняется сигнал логического нуля (фиг.2б), а на выходе элемента И 6 проиахопит перепад сигнала из логического нуля в логическую единицу (фиг,2г).

Триггер 7 перебрасывается и на его выходе устанавливается .сигнал логической единицы (фиг.2д), который, в свою очередь, переключает синхрогенератор микропроцессора, устанавливая частоту генерации 1,52Гц, кроме того, этот сигнал перебрасывает триггер 4 в состояния логической единицы (фиг.2е) . Сигнал с выхода триггера. 4 выводит микропроцессор из состояния ожидания.

Микропроцессор переводит входной сигнал устройства в состояние логического нуля (фиг.2в). На выходе триггера 4 устанавливается сигнал логического нуля (фиг.2е). Иикро1425688 процессор продолжает выполнение машинного цикла, однако его работа происходит теперь при пониженной тактовой частоте, что и позволяет наблюдать изменения сигналов, происходящие в тактах при выполнении машинного цикла, например, при помощи светодиодных индикаторов.

По окончании выполнения машинного 1Q цикла и выполнения двух тактов очередного цикла микропроцессор под воздействием выходного сигнала триггера 4 переходит в состояние .ожидания. На входе устройства устанавливается напряжение логической единицы (фиг.2в). На выходе элемента И 6 появляется сигнал с положительным перепадом уровней (фиг.2г), который перебрасывает триггер 7 и устанавли- 2О вает на его выходе сигнал логического нуля (фиг. 2д), который переводит синхрогенератор микропроцессора на основную рабочую частоту.

При необходимости контроля про- 25 цессов следующего машинного цикла запуск производится формирователем

1 импульсов при замкнутом тумблере

5 переключателя 3.

Возвращение в основной режим работы микропроцессора призводится размыканием тумблера 5 переключателя 3.

Таким образом, предлагаемое устройство позволяет контролировать состояние микропроцессора и схем, непосредственно работающих с ним в системе не только во время нахождения микропроцессора в такте ожидания, но и во всех остальных тактах машинного цикла. Это позволяет улуч- . шить диагностику микропроцессорных схем,,уменьшить время на их отладку и ремонт.

В частности для микропроцессора

KP 580ИК80А предлагаемое устройство позволяет проконтролировать своевременное прохождение синхросигнала

"SYNC проконтролировать своевре. менное снятие и установку, сигналов чтения "DBIN", записи "WRITE" ожидания "WAIT" и т.д. Без вспомогательного регистра-защелки с помощью предлагаемого устройства контролируется слово-состояние процессора

"PSW" возможен контроль третьего состояния шины данных.

Формула изобретения

Устройство формирования управляющих сигналов для потактового контроля микропроцессорной системы, содержащее первый и второй триггеры, первый и второй переключатели, причем выход первого триггера является первым выходом устройства для подключения к входу готовности процессора контролируемой микропроцессорной системы, R-вход первого триггера через первый переключатель подключен к входу устройства для подключения к входу синхроимпульсов процессора контролируемой микропроцессорной системы, S- u R-входы второго триггера через второй переключатель подключены к шине питания, устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения глубины контроля микропроцессорной системы за счет возможности ее контроля в любом такте машинного цикла, оно содержит третий триггер, элемент задержки и элемент И, причем выход второго триггера соединен с первым входом элемента И и через элемент задержки с D-входом третьего триггера, С-вход которого соединен с выходом элемента И, второй вход которого подключен к входу устройства для подключения к выходу синхроим-. пульсов процессора контролируемой микропроцессорной системы, инверсный выход третьего триггера соединен с T-входом первого триггера и является вторым выходом устройства для подключения к входу переключения частоты синхрогенератора контролируемой микропроцессорной системы.

1425á88

Яых8

@ус

Ebs.4

Редактор Н.Гунько У

Заказ 4772/48

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

8eix6

8, д З

N, Составитель Д.Ванюхин

Техред М.Ходанич Корректор Э.Лончакова

Тираж 704 Подписное

ВПИИПИ Государственного дсомитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5