Программно-управляемый генератор синусоидальных колебаний

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

А1

„.:gg„„3 427549

< 11 11 03 В !9/00

ОПИСАНИЕ ИЭОБРЕ Н=-. .1Я

И АВ QPCHQMY СВИДЕТЕРЬС1 ВУ

ГОСУДАРСТВЕННЬ Й НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И СТНРЫТИЙ (21} 3817383/24-09 (22) 26,.!1..84 (46) 30.09.88. Бюл. В 36 (72) М.И. Журавлев, Б.И. Гринберг и В.И, Глускина (53) 621.373.42(088.8) (56) Авторское свидетельство СССР

И 790154, кл. Н 03 К 3/53, Н 03 К 3/10, 1978, Генератор сигналов низкочастотн,тй Г3-110. .Описание и инструкция по эксплуатации, 1982. (54)(57) 1. ПРОГРА1Ф1НО-УПРАВЛЯЕМЫЙ

ГЕНЕРАТОР СИНУСОИДАЛЬНЫХ КОЛЕБАНИЙ, содержащий последовательно соединенные опорный генератор, делитель частот, датчик сетки частот, блок стабилизации уровня выходного напряжения и аттенюатор, последовательно соединенные блок ввода сигналов программного управления, блок оперативного запоминания и регистр памяти кода частоты, дешифратор управляющих сигналов, генератор тактовых импульсов, первый регистр памяти кода амплитуды, первый дешифратор адреса и блок управления, при этом датчик сетки частот выполнен в виде последовательно соединенных накапливающего сумматора, первого цифроаналогового преобразователя, интегрирующего звена,фильтра нижних частот, управляемого напряжением, генератора, блока исключения импульсов, делителя частоты с переменным коэффициентом деления и фазового детектора, опорный вход которого является опорным входом датчика сетки частот, а второй выход накапливающего сумматора подключен к управляющему входу блока исключения импульсов, второй выход управляемого напряжением генератора являетс=. выходом датчика сетки частот, блок стабилизации уровня выходного напряжения выполнен в виде соединенных в кольцо смесителя, уси-. лителя мощности, преобразователя напряжения, блока сравнения и усилителя с регулируемым коэффициентом передачи, сигнальный вход которого подключен к выходу опорного генератора, другой вход смесителя является входом блока стабилизации у-ровня выходного напряжения, выходом которого является выход усилителя мощности, синхрониэирующнй выход блока ввода сигналов программного управления соединен с первым входом элемента ИЛИ, выход которого соединен со стробирующим входом дешифратора управляюших сигналов и первым синхронизирующим входом блока управления. первый тактовый вход которого подключен к выходу генератора тактовых импульсов, управляющие выходы дешифратора управляющих сигналов соединены с соответствующими управляющими входами блока управления, информационный выход блока ввода сигналов программного управления, соединен также с информационным входом дешифратора управляющих сигналов, синхронизирующий выход дешифратора управляющих сигналов соединен с тактовым входом блока оперативного запоминания. и вторым входом синхронизации блока управления, первый информационный выход которого соединен с входом первого дешифратора адреса и управляющим входом блока оперативного запоминания, тактовый

1427549 вход регистра памяти кода частоты подключен к первому тактовому выходу блока управления, а управляющий выход первого дешифратора адреса соединен с управляющим входом регистра памяти кода частагы, первый и второй информационные вьв. .оды которого соединены с входами соответственно накапливающего сумматора и делителя частоты с r;:Bðåìåííûè коэффициентом деления, второй тактовый выход блока управления соединен с тактовь.м входом IIep-вого регистра вамяти кота амппитуды, выход которого подключен ..: входу аттенюатора, управляющий выход блока управления соединен с управляющим входом блока ввода сигнал в программ-ного управления, информационный вход которого является Входом программноуправляемого генератора синусоидапьных колебаний, о т л и ч а ю щ и Й с я тем, что, с целью повышения точ- ности установки уровня Выходных си" нусоидальных колебаний, В него.введены последовательно соединенные блок формирования кода амплитуды,. первый .сумматор, второй дешифратор ацсеса. Второй регистр памяти кода амплитуды, преобразователь кора, первый регистр сдвига и второй цифроаналоговый преобразователь, к опорному входу которого подкгпочен чвыход источника опопнсгс напряжения IIîследовательно соединенные второй регистр сдвига, первый шифратор и второй сумматор, а также чторой шифратор, группа информационных вхо-дов которого подключена к соответствующим информационным выходам пресбразоватеЛя кОДа ВыхоД которого соединен с управляющим входом первого регистра сдвига и 1 ервым Инфор." мационным входом первого регистра памяти ."Io+B амплитуды, B I p É информационный вход которого соединен с выходом второго сумматора,. Выход, второго цифроаналогового преобразо-

Вателя соединен с друг"ж Входо»":. блока сравнена «q в торси фхсд второго сум" матора подключен к выходу блока формирования кода амплитуды„третий

ТBYTÎÂ6IIf ВыхОД блОк а управления сОе динен с тактовым входом второго ре гистра памяти код" амплитуды, четВертый тактовый Выход блока управления соединен с первым тактовым входом блока формирования. кода амппиs óäû., пятый " àêòîâ,ûé.выход блока уп\ равления соединен с вторым тактовым входом блока формирования кода амплитуды, тактовый вход второго регистра сдвига соединен с синхронизирующим выкодом дешифратора управляющих сигналов, а управляющий вход второго регистра сдвига соединен с

Вторым информационным выходом блока управления, информационный вход блока формироваия кода амплитуды соединен с выходом блока оперативного запоминания, информационный вход второго регистра памяти кода амплитуды соединен с выходом блока оперативного запоминания, а второй вход первого сумматора соединен с первым информационным выходом блока управления.

2. Генератор по и. 1„ о т л и— ч а ю щ и и .с я тем, что блок формирования коца амплитуды содержит последовательно сс диненные первый элемент ИЛИ первый дспОлнительный регистр сдвига и первый дополнительный регистр памяти, первый, вто рой и третий выходы которого соединены с .первыми входами первого, второго и третьего дополнительных элементов ИЛИ, выходы которых соединены с соответствуюшими входами третьего шифратора, выходы которого являю тся выходами блока формирования кода амплитуды, последовательно соединенные первый элемент

ИЛИ-НЕ, второй элемент ИЛИ, второй дополнительный регистр сдвига и второй дополнительный регистр памяти, первый и з .Орой выходы которого соединены =" I Bðâûìè входами первого и втор то:-.лементов Е, выходы которых соед.п=ены с соответствующими вторы .и входами первого и второго дополнительных элементов ИЛИ, а второй вход трет -его дополнительного элемента ИЛИ соединен с третьим выходом второго дополнитель -«ого регистра памяти, вторые входы первого и второго элементов И соединены соответственно с вторым и третьим выходами перво"

""î дополнительногс ре "èñòðà памяти., входы первого элемента ИЛИ являются входами блока формирования кода амплитуды, первый вход первого элемента ИЛИ соединен с входом элемента

ПЖ-НЕ, а Второй, третий и четвертый входы первого элемента ИЛИ соединены соответственно с втсрьь«, третьим и

1427549 четвертым входами второго элемента

ИЛИ, тактовые входы первого и второго дополнительных регистров сдвига объединены и являются первым тактовым входом блока формирования кода

Изобретение относится к радиотехнике н связи, предназначено для получе. ля синусоидальных колебаний по сигналам программного управления и может быть использовано в автомати-. зированных системах измерения и контроля,:

Цель изобретения — повышение точности установки уровня выходных синусоидальных колебаний.

На фиг, 1 представлена структурная электрическая схема программноуправляемого генератора синусоидальных колебаний; на фиг. 2 — структурная электрическая схема блока форьп рования кода амплитуды: на фиг. 3— структурная электрическая схема блока управления; на фиг. 4 — структурная электрическая схема блока оперативного запоминания, на фиг. 5 — структурная электрическая схема блока вво,да сигналов программного управленияПрограммно-управляемьй генератор синусоидальных колебаний содержит опорный кварцевый генератор 1, дели-. тель 2 частоты, датчик 3 сетки частот, который состоит из управляемого напряжением генератора 4, блока 5 исключения импульсов, делителя 6 частоты с переменным коэффициентом деления (ДПКД) фазового детектора 7-, интегрирующего звена 8, фильтра 9 нижних частот, накапливающего сум- . матора 10 и первого цифроаналогового преобразователя (ЦАП} 11, блок 12 стабилизации уровня выходного напряжения, смеситель 13, усилитель

14 мощности, преобразователь 15 напряжения, блок сравнения 16, усилитель 17 с регулируемым коэффициентом передачи, аттенюатор 18, первый„дешифратор 19 адреса, регистр 20 памяти кода частоты, первый регистр

21 памяти кода амплитуды, блок форамплитуды, а тактовые входы первого ч второго дополнительных регистров памяти объединены и являются вторым тактовым входом блока формирования .. од," амплитуды. 21 памяти кода амплитуды, блок 22 формирования кода амплитуды, первый сумматор 23, второй дешифратор 24 адреса, вторсй регистр 25 памяти кода амплитуды, преобразователь 26 када, первый регистр 27 сдвига, второй шифратор 28, второй ЦАП 29, источник 30 опорного напряжения, блок

31 ввода сигналов программного управ10 пения, дешифратор 32 управляющих сигналов, блок 33 оперативного запоминания, блок 34 управления, генератор 35 тактовых импульсов, второй регистр сдвига 36, первый шифратор

37, второй сумматор 38, Блок 22 формирования кода амплитудь| содержит первый 39 и второй

40 элементы ИЛИ, первый элемент ИЛИНЕ 41, первый 42 и второй 43 допол"

20 нительные регистры сдвига, первый

44 и второй 45 дополнительные регистры памяти, первый 46 и второй 47 элементы И, перьый 48, второй 49 и .5 третий 50 дополнительные элементы

ИЛИ, а такте шифратор 51, Блок 34 управления образуют триггеры 52-56, первый 57, второй 58 счетчики, дешифратор 59 тактовых импульсов„ инвертор 60, дополнительно элемент ИЛИ 61, сумматор 62, первый 63, второй 64 и третий 65 дополнительные элементы И.

Блок 33 оперативного запоминания, содержит (фиг,4) первый 66, второй 67, третий 68 дополнительные регистры памяти, а также мультиплексор 69.

Блок 31 ввода сигналов программного управления состоит из 4лока 70 приемопередачи, блока 71 формирования сигналов программного управления, блока 72 декодирования сигналов программного управления и буферный регистр 73 памяти. з 1427549 1

Программно-управляемый генератор синусоидальных колебаний работает следующим образом.

Сигналы программного управления частотой и амплитудой выходного сиг11ала последовательно поступают на

Вход блока 31 ввода, состоящий из тактовнх интерфейсных Функциональных

Вле1 .ентОв. ПрОхОДя через блок 70 приеиопередачи, блок,72 декодирования и блок 71 сигналы поступают на управляющ1п - вход дешнфр«1тора 32 и на первый синхронизирующии вход блока 34 управления. а с выхода буферного !. фегь1стра 73 памяти — на информапион 11ые входы дешифратора 32 и блока 33 р.-iерarивнoгa запоминания, состоящеIa из последовательно соединенных четырехразрядных регистров памяти э6,, 67 B 68, выходы которых комиути., уются с помощью мультиплексора 69 на

Входы блока 22 формирования и регист:,)ов 20 и 25 памяти.

На вход регистра 20 памяти посту- пает код частбты выходного сигналя в

Последовательности, определяемой кодом адреoa на выходе первого дешиф" патора 19„ а код амплитуды записы-1.;;: гп ВО .;тОРой POIIIOrPP ПЯМЯти. ..: â€,:,1. . .c коду адреса с выхода второго дешифратора 24. Смена данных о час"1от"- и амплитуде. производится по

",актовыи сигналам с выходов блока

34: Последовательность команд на

1ену данных поступает с выходов дешифратора 32 на триггеры 52-56 признака команды, а тактовые сигналы с генератора 35 через первый счетчи» 57 и дешифратор 59 поступают ча выходы дополнительных элементов И

63 и 64. С изменением состояния триг1 F pß 5" тактовый сигнал с выхоДЯ ДО o 1н ",".:: гь17г"г ", JIepI нтg И 63 ..! **.« T на вход регистра 20 памяти, =-. с 11зиенением состояния триггера 56

»»актовый сигнал с выхода дополнительного элемента И 64 поступает на вход второго регистра 25 памяти.. С изменением состояния триггера 53 с выход1« . сд7иматоря 62 и дОполнн 1 ель ногО элемента ИЛИ 6, тактовые сигналы поступают на входы блока 22 Формирования.

Изменение частоты выходного сигнала производится по двум входам датчика 3,, причем с первого выхода регистпя 20 памя TH си1 нял управления пОступяет ня вход ннтегрщуу10щего

lQ

2г звена 8 через накапливающий сумматор

10 и ЦАП 11, а с второго выхода регистра 20 памяти сигнал управления поступает на вход ДПКД 6, включенного в петлю фазовой автоподстройки частоты, которая состоит из фазового детектора 7, интегрирующего звена 8, Фильтра 9, управляемого напряжением генератора 4 и блока 5. При этом датчик 3 вырабатывает сигнал с частотой. значение которой лежит несколько выше рабочего диапазона частот программ но-управляемого генератора синуссндальных колебаний. Этот сигнал поступает на один вход смесителя 13, на другой вход которого через усилитель 17 подается сигнал кварцованной частоты с выхода опорного кварцевого,генератора.l и ча опорный вход

Фазового детектора 7 через усилитель

2. На выходе смесителя, 3 выделяетс» сигнал разностной частоты, для которой блок 12, состоящий из. включеннь х в кольцо усилителя 14. Нр образователя 15, блока 16 сравнения, усилителя

17 и смесителя 13, обеспечивает постоянство амплитуды выходного сигналя 4

Изменение амплитуды выходного сиг.нала производится одновременно ".o двум каналаи: изменением опорного напряжения на выходе второго ЦАП 29 и изменением величины ослабления ат85 тенюятора 18. Прн этом на информа" цнонный вход второго регистра памяти 25 поступает код мантиссы амплитуды, а код порги;кя амплитуды (децимальная точка, устанавливается прн

1 подаче сигналя упpàçëåíèÿ с дешиф ратора 32 через триггер 52„ второй регистр 36 сд»виг"., первый шифратор

37 и второй сумматор 38 на вход первого регистра памяти, изменяющего величину коэффициента ослабления аттенюатора 18, Преобразование кода мантиссы амплитуды заключается з умножении исходного значения на 10, где

-ш -- 0,1,2,3. Умножение эквивалентно сдвигу на ш десятичных разрядов что обеспечивается путем суммирования кода«адреса, поступающего на входы первого сумматора 23 с вто„ рого счетчика 58 блока =4 и кода сдвига амплитуды с выхода блока 22.

Формирование кода сдви;"а амплитуды с выхода блока 22 пронзьодится в двух параллельных каналах„ сос-.оя1427549 ших из элементов ИЛИ 39 и 40, дополнительных регистров 42 и 43 сдвига и дополнительных регистров 44 и

45 памяти, с выходов которых сигналы обоих каналов через элементы И

46 и 47 дополнительные элементы ИЛИ

48-50 и шифратор 51 поступают на

I входы сумматоров 23 и 38. С выхода сумматора 23 через дешифратор 24 производится управление регистром

25 памяти, с выхода которого через пр..образователь 26 кода, регистр 27 сдвига и ЦЛП 29 сигнал управления амплитудой поступает на вход блока

16 сравнения. Сигналы трех старших разрядов с выходов преобразователя

26 кода поступают на вход шифрато 0, управляюшего работой регистра 27 сдвиг; и регистра 21 памяти, Тактовый сигна.. на вход первого ре10 гистра памяти 21 поступает с выхода c . a oä 62 через дополнительный ::.емент И 65 при,изменении состояния триг" åðà 56.! 427549

1427 549

Составитель А. Стомахин

Редактор Л. Пчолинская Техред Л. Олийнык

Корректор С. Черни

Заказ 4864/54

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Тираж 929 Подписное

ВНИИПК Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5